การแปลงแอนะล็อกเป็นดิจิทัลสำหรับผู้เริ่มต้น DAC ตัวแปลงดิจิตอลเป็นอนาล็อกสมัยใหม่

บทความนี้จะกล่าวถึงประเด็นหลักเกี่ยวกับหลักการทำงานของ ADC ประเภทต่างๆ ในเวลาเดียวกัน การคำนวณทางทฤษฎีที่สำคัญบางประการเกี่ยวกับคำอธิบายทางคณิตศาสตร์ของการแปลงแอนะล็อกเป็นดิจิทัลนั้นอยู่นอกขอบเขตของบทความ แต่มีลิงก์ให้ไว้ซึ่งผู้อ่านที่สนใจสามารถค้นหาการพิจารณาในเชิงลึกมากขึ้นเกี่ยวกับแง่มุมทางทฤษฎีของ การดำเนินงานของ ADC ดังนั้นบทความนี้จึงเกี่ยวข้องกับการทำความเข้าใจหลักการทั่วไปของการทำงานของ ADC มากกว่าการวิเคราะห์ทางทฤษฎีของการดำเนินงาน

การแนะนำ

เพื่อเป็นจุดเริ่มต้น เรามากำหนดการแปลงแอนะล็อกเป็นดิจิทัลกันดีกว่า การแปลงแอนะล็อกเป็นดิจิทัลเป็นกระบวนการแปลงปริมาณทางกายภาพที่ป้อนเข้าเป็นการแสดงตัวเลข ตัวแปลงแอนะล็อกเป็นดิจิทัลคืออุปกรณ์ที่ทำการแปลงดังกล่าว อย่างเป็นทางการ ค่าอินพุตของ ADC อาจเป็นปริมาณทางกายภาพใดๆ ได้ เช่น แรงดันไฟฟ้า กระแส ความต้านทาน ความจุ อัตราการเกิดซ้ำของพัลส์ มุมการหมุนของเพลา ฯลฯ อย่างไรก็ตาม เพื่อความชัดเจน ในสิ่งที่ตามมาโดย ADC เราจะหมายถึงเฉพาะตัวแปลงแรงดันไฟฟ้าเป็นโค้ดเท่านั้น

แนวคิดของการแปลงแอนะล็อกเป็นดิจิทัลมีความเกี่ยวข้องอย่างใกล้ชิดกับแนวคิดเรื่องการวัด การวัดหมายถึงกระบวนการเปรียบเทียบค่าที่วัดได้กับมาตรฐานบางค่า โดยการแปลงแอนะล็อกเป็นดิจิทัล ค่าอินพุตจะถูกเปรียบเทียบกับค่าอ้างอิงบางค่า (โดยปกติจะเป็นแรงดันอ้างอิง) ดังนั้นการแปลงแอนะล็อกเป็นดิจิทัลจึงถือได้ว่าเป็นการวัดค่าของสัญญาณอินพุต และนำแนวคิดด้านมาตรวิทยาทั้งหมด เช่น ข้อผิดพลาดในการวัด มาปรับใช้

ลักษณะสำคัญของ ADC

ADC มีลักษณะเฉพาะหลายประการ ลักษณะหลักคือความถี่ในการแปลงและความลึกของบิต ความถี่ในการแปลงมักจะแสดงเป็นตัวอย่างต่อวินาที (SPS) และความลึกของบิตเป็นบิต ADC สมัยใหม่สามารถมีความกว้างบิตได้สูงสุด 24 บิต และความเร็วในการแปลงสูงถึงหน่วย GSPS (แน่นอนว่าไม่ใช่ในเวลาเดียวกัน) ยิ่งความเร็วและความจุบิตสูงเท่าไร การได้รับคุณสมบัติที่ต้องการก็จะยิ่งยากขึ้นเท่านั้น ตัวแปลงก็จะมีราคาแพงและซับซ้อนมากขึ้นเท่านั้น ความเร็วการแปลงและความลึกของบิตมีความสัมพันธ์กันในทางใดทางหนึ่ง และเราสามารถเพิ่มความลึกของบิตการแปลงที่มีประสิทธิผลได้โดยการเสียสละความเร็ว

ประเภทของ ADC

ADC มีหลายประเภท แต่สำหรับวัตถุประสงค์ของบทความนี้ เราจะจำกัดตัวเองให้พิจารณาเฉพาะประเภทต่อไปนี้:

• ADC การแปลงแบบขนาน (การแปลงโดยตรง, ADC แฟลช)
• ADC ประมาณต่อเนื่อง (SAR ADC)
• ADC เดลต้าซิกมา (ADC ที่สมดุลการชาร์จ)

นอกจากนี้ยังมี ADC ประเภทอื่นๆ รวมถึงประเภทไปป์ไลน์และแบบรวม ซึ่งประกอบด้วย ADC หลายตัวที่มีสถาปัตยกรรมที่แตกต่างกัน (โดยทั่วไป) อย่างไรก็ตาม สถาปัตยกรรม ADC ที่ระบุไว้ข้างต้นเป็นตัวแทนได้มากที่สุด เนื่องจากสถาปัตยกรรมแต่ละสถาปัตยกรรมใช้พื้นที่เฉพาะในช่วงบิตความเร็วโดยรวม

ADC ของการแปลงโดยตรง (ขนาน) มีความเร็วสูงสุดและความลึกบิตต่ำสุด ตัวอย่างเช่น การแปลงแบบขนาน ADC TLC5540 จาก Texas Instruments มีความเร็ว 40MSPS โดยมีเพียง 8 บิต ADC ประเภทนี้สามารถมีความเร็วในการแปลงได้สูงสุด 1 GSPS สามารถสังเกตได้ที่นี่ว่า ADC แบบไปป์ไลน์มีความเร็วที่มากกว่า แต่เป็นการรวมกันของ ADC หลายตัวที่มีความเร็วต่ำกว่า และการพิจารณาอยู่นอกเหนือขอบเขตของบทความนี้

ช่องตรงกลางในซีรีย์ความเร็วบิตถูกครอบครองโดย ADC การประมาณที่ต่อเนื่องกัน ค่าทั่วไปคือ 12-18 บิตที่มีความถี่การแปลง 100KSPS-1MSPS

ความแม่นยำสูงสุดทำได้โดย ADC sigma-delta ที่มีความกว้างบิตสูงสุด 24 บิตและมีความเร็วจากหน่วย SPS ถึงหน่วย KSPS

ADC อีกประเภทหนึ่งที่พบการใช้งานในอดีตที่ผ่านมาคือการบูรณาการ ADC ปัจจุบันการบูรณาการ ADC ถูกแทนที่ด้วย ADC ประเภทอื่นๆ เกือบทั้งหมดแล้ว แต่สามารถพบได้ในเครื่องมือวัดรุ่นเก่า

ADC การแปลงโดยตรง

ADC การแปลงโดยตรงเริ่มแพร่หลายในทศวรรษ 1960 และ 1970 และเริ่มผลิตเป็นวงจรรวมในทศวรรษ 1980 มักใช้เป็นส่วนหนึ่งของ ADC แบบ "ไปป์ไลน์" (ไม่ได้กล่าวถึงในบทความนี้) และมีความจุ 6-8 บิตที่ความเร็วสูงสุด 1 GSPS

สถาปัตยกรรม ADC การแปลงโดยตรงแสดงไว้ในรูปที่ 1 1

ข้าว. 1. บล็อกไดอะแกรมของ ADC การแปลงโดยตรง

หลักการทำงานของ ADC นั้นง่ายมาก: สัญญาณอินพุตจะถูกจ่ายพร้อมกันไปยังอินพุต "บวก" ทั้งหมดของตัวเปรียบเทียบและชุดของแรงดันไฟฟ้าจะถูกส่งไปยังสัญญาณ "ลบ" ซึ่งได้มาจากแรงดันอ้างอิงโดยการหารด้วยตัวต้านทาน R. สำหรับวงจรในรูป 1 แถวนี้จะเป็นดังนี้: (1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16) Uref โดยที่ Uref คือแรงดันอ้างอิง ADC

ปล่อยให้แรงดันไฟฟ้าเท่ากับ 1/2 Uref ใช้กับอินพุต ADC จากนั้นตัวเปรียบเทียบ 4 ตัวแรกจะทำงาน (หากคุณนับจากด้านล่าง) และตัวเปรียบเทียบจะปรากฏที่เอาต์พุต ตัวเข้ารหัสลำดับความสำคัญจะสร้างรหัสไบนารี่จาก "คอลัมน์" ของรหัสซึ่งบันทึกไว้ในรีจิสเตอร์เอาต์พุต

ตอนนี้ข้อดีและข้อเสียของตัวแปลงดังกล่าวชัดเจนแล้ว ตัวเปรียบเทียบทั้งหมดทำงานแบบขนาน เวลาหน่วงของวงจรเท่ากับเวลาหน่วงในตัวเปรียบเทียบหนึ่งตัวบวกกับเวลาหน่วงในตัวเข้ารหัส ตัวเปรียบเทียบและตัวเข้ารหัสสามารถทำได้อย่างรวดเร็ว ส่งผลให้วงจรทั้งหมดมีประสิทธิภาพสูงมาก

แต่เพื่อให้ได้ N บิต จำเป็นต้องมีตัวเปรียบเทียบ 2^N (และความซับซ้อนของตัวเข้ารหัสก็เพิ่มขึ้นเป็น 2^N ด้วย) โครงการในรูป 1. มีตัวเปรียบเทียบ 8 ตัวและมี 3 บิต เพื่อให้ได้ 8 บิต คุณต้องมีตัวเปรียบเทียบ 256 ตัว สำหรับ 10 บิต - 1,024 ตัวเปรียบเทียบ สำหรับ ADC 24 บิต พวกเขาต้องการมากกว่า 16 ล้าน อย่างไรก็ตาม เทคโนโลยียังไม่ถึงความสูงดังกล่าว

ADC ประมาณต่อเนื่องกัน

ตัวแปลงอนาล็อกเป็นดิจิทัลแบบลงทะเบียนประมาณต่อเนื่อง (SAR) จะวัดขนาดของสัญญาณอินพุตโดยดำเนินการชุด "การถ่วงน้ำหนัก" ตามลำดับนั่นคือการเปรียบเทียบค่าแรงดันไฟฟ้าอินพุตกับชุดของค่าที่สร้างขึ้นดังต่อไปนี้:

1. ในขั้นตอนแรก เอาต์พุตของตัวแปลงดิจิทัลเป็นอนาล็อกในตัวจะถูกตั้งค่าเป็น 1/2Uref (ต่อไปนี้เราจะถือว่าสัญญาณอยู่ในช่วงเวลา (0 – Uref)

2. ถ้าสัญญาณมากกว่าค่านี้ ก็จะถูกนำไปเปรียบเทียบกับแรงดันไฟฟ้าที่อยู่ตรงกลางของช่วงที่เหลือ เช่น ในกรณีนี้คือ 3/4Uref หากสัญญาณน้อยกว่าระดับที่ตั้งไว้ การเปรียบเทียบครั้งต่อไปจะดำเนินการด้วยช่วงเวลาที่เหลือน้อยกว่าครึ่งหนึ่ง (เช่น ที่ระดับ 1/4Uref)

3. ขั้นตอนที่ 2 ทำซ้ำ N ครั้ง ดังนั้นการเปรียบเทียบ N (“การถ่วงน้ำหนัก”) จะสร้างผลลัพธ์ N บิต

ข้าว. 2. แผนภาพบล็อกของ ADC ประมาณต่อเนื่องกัน

ดังนั้น ADC การประมาณต่อเนื่องกันจึงประกอบด้วยโหนดต่อไปนี้:

1. เครื่องเปรียบเทียบ โดยจะเปรียบเทียบค่าอินพุตและค่าปัจจุบันของแรงดันไฟฟ้า "การถ่วงน้ำหนัก" (ในรูปที่ 2 ระบุด้วยรูปสามเหลี่ยม)

2. ตัวแปลงดิจิทัลเป็นอนาล็อก (DAC) โดยจะสร้างแรงดันไฟฟ้า "น้ำหนัก" ตามรหัสดิจิทัลที่ได้รับจากอินพุต

3. การลงทะเบียนการประมาณต่อเนื่อง (SAR) ใช้อัลกอริธึมการประมาณต่อเนื่องกัน โดยสร้างค่าปัจจุบันของโค้ดที่ป้อนไปยังอินพุต DAC สถาปัตยกรรม ADC ทั้งหมดได้รับการตั้งชื่อตามชื่อดังกล่าว

4. รูปแบบการเก็บตัวอย่าง/การเก็บตัวอย่าง (ตัวอย่าง/การเก็บรักษา, S/H) สำหรับการทำงานของ ADC นี้ สิ่งสำคัญโดยพื้นฐานคือแรงดันไฟฟ้าขาเข้าจะคงที่ตลอดวงจรการแปลง อย่างไรก็ตาม สัญญาณ "จริง" มีแนวโน้มที่จะเปลี่ยนแปลงเมื่อเวลาผ่านไป วงจรเก็บตัวอย่างและเก็บค่า "จดจำ" ค่าปัจจุบันของสัญญาณอะนาล็อก และคงค่าไว้ไม่เปลี่ยนแปลงตลอดวงจรการทำงานของอุปกรณ์

ข้อดีของอุปกรณ์คือความเร็วในการแปลงค่อนข้างสูง เวลาการแปลงของ N-bit ADC คือ N รอบสัญญาณนาฬิกา ความแม่นยำในการแปลงถูกจำกัดด้วยความแม่นยำของ DAC ภายในและสามารถเป็น 16-18 บิต (ขณะนี้ SAR ADC 24 บิตเริ่มปรากฏให้เห็นแล้ว เช่น AD7766 และ AD7767)

เดลต้า-ซิกมา ADC

สุดท้าย ADC ประเภทที่น่าสนใจที่สุดคือ ADC ซิกมาเดลต้า ซึ่งบางครั้งเรียกว่า ADC ที่สมดุลในวรรณกรรม แผนภาพบล็อกของ sigma-delta ADC แสดงในรูปที่ 1 3.

รูปที่ 3 แผนภาพบล็อกของ ADC ซิกมาเดลต้า

หลักการทำงานของ ADC นี้ค่อนข้างซับซ้อนกว่า ADC ประเภทอื่น สาระสำคัญของมันคือการเปรียบเทียบแรงดันไฟฟ้าอินพุตกับค่าแรงดันไฟฟ้าที่สะสมโดยผู้รวมระบบ พัลส์ของขั้วบวกหรือขั้วลบจะถูกจ่ายให้กับอินพุตของตัวรวม ขึ้นอยู่กับผลการเปรียบเทียบ ดังนั้น ADC นี้จึงเป็นระบบติดตามแบบง่าย: แรงดันไฟฟ้าที่เอาต์พุตของตัวรวม "ติดตาม" แรงดันไฟฟ้าอินพุต (รูปที่ 4) ผลลัพธ์ของวงจรนี้คือกระแสของค่าศูนย์และกระแสที่เอาต์พุตของตัวเปรียบเทียบ ซึ่งจะถูกส่งผ่านตัวกรองความถี่ต่ำผ่านดิจิทัล ส่งผลให้ได้ผลลัพธ์ N-บิต LPF ในรูป 3. เมื่อใช้ร่วมกับ “เดซิเมเตอร์” ซึ่งเป็นอุปกรณ์ที่จะลดความถี่ในการอ่านค่าโดยการ “ทำลาย” อุปกรณ์เหล่านั้น

ข้าว. 4. Sigma-delta ADC เป็นระบบติดตาม

เพื่อความเข้มงวดในการนำเสนอ ต้องบอกว่าในรูปนี้ รูปที่ 3 แสดงแผนภาพบล็อกของ ADC ซิกมาเดลต้าลำดับที่หนึ่ง ADC ซิกมาเดลต้าลำดับที่สองมีผู้รวมระบบสองคนและลูปป้อนกลับสองลูป แต่จะไม่มีการกล่าวถึงในที่นี้ ผู้สนใจในหัวข้อนี้สามารถอ้างอิงถึง

ในรูป รูปที่ 5 แสดงสัญญาณใน ADC ที่ระดับอินพุตเป็นศูนย์ (ด้านบน) และที่ระดับ Vref/2 (ด้านล่าง)

ข้าว. 5. สัญญาณใน ADC ที่ระดับสัญญาณอินพุตต่างกัน

ตอนนี้ โดยไม่ต้องเจาะลึกการวิเคราะห์ทางคณิตศาสตร์ที่ซับซ้อน เราจะพยายามทำความเข้าใจว่าเหตุใด ADC แบบซิกมา-เดลต้าจึงมี Noise Floor ต่ำมาก

ลองพิจารณาบล็อกไดอะแกรมของโมดูเลเตอร์ซิกมาเดลต้าที่แสดงในรูปที่ 1 3 และนำเสนอในรูปแบบนี้ (รูปที่ 6):

ข้าว. 6. บล็อกไดอะแกรมของโมดูเลเตอร์ซิกมาเดลต้า

ที่นี่ตัวเปรียบเทียบจะแสดงเป็นตัวบวกที่เพิ่มสัญญาณที่ต้องการอย่างต่อเนื่องและเสียงเชิงปริมาณ

ปล่อยให้อินทิเกรเตอร์มีฟังก์ชันถ่ายโอน 1/วินาที จากนั้น เมื่อแสดงสัญญาณที่เป็นประโยชน์เป็น X(s) เอาต์พุตของโมดูเลเตอร์ซิกมาเดลต้าเป็น Y(s) และเสียงควอนตัมเป็น E(s) เราได้รับฟังก์ชันถ่ายโอน ADC:

Y(s) = X(s)/(s+1) + E(s)s/(s+1)

นั่นคือ ในความเป็นจริง โมดูเลเตอร์ซิกมา-เดลต้าเป็นตัวกรองความถี่ต่ำผ่าน (1/(s+1)) สำหรับสัญญาณที่มีประโยชน์ และตัวกรองความถี่สูงผ่าน (s/(s+1)) สำหรับสัญญาณรบกวน ทั้งสอง ตัวกรองที่มีความถี่คัตออฟเท่ากัน สัญญาณรบกวนที่กระจุกตัวอยู่ในย่านความถี่สูงของสเปกตรัมจะถูกกำจัดออกได้อย่างง่ายดายด้วยตัวกรองความถี่ต่ำผ่านแบบดิจิทัล ซึ่งอยู่หลังโมดูเลเตอร์

ข้าว. 7. ปรากฏการณ์ “การกระจัด” ของสัญญาณรบกวนไปยังส่วนความถี่สูงของสเปกตรัม

อย่างไรก็ตาม ควรเข้าใจว่านี่เป็นคำอธิบายที่ง่ายมากเกี่ยวกับปรากฏการณ์ของการสร้างเสียงรบกวนใน ADC ซิกมาเดลต้า

ดังนั้น ข้อได้เปรียบหลักของ sigma-delta ADC ก็คือความแม่นยำสูง เนื่องจากมีระดับเสียงรบกวนที่ต่ำมาก อย่างไรก็ตาม เพื่อให้ได้ความแม่นยำสูง ความถี่คัตออฟของฟิลเตอร์ดิจิทัลจำเป็นต้องต่ำที่สุดเท่าที่จะเป็นไปได้ ซึ่งน้อยกว่าความถี่การทำงานของโมดูเลเตอร์ซิกมา-เดลต้าหลายเท่า ดังนั้น ADC แบบซิกมา-เดลต้าจึงมีความเร็วในการแปลงต่ำ

สามารถใช้ในวิศวกรรมเสียง แต่การใช้งานหลักคือในระบบอัตโนมัติทางอุตสาหกรรมสำหรับการแปลงสัญญาณเซ็นเซอร์ ในเครื่องมือวัด และในการใช้งานอื่นๆ ที่จำเป็นต้องมีความแม่นยำสูง แต่ไม่จำเป็นต้องใช้ความเร็วสูง

ประวัติเล็กน้อย

การกล่าวถึง ADC ที่เก่าแก่ที่สุดในประวัติศาสตร์น่าจะเป็นสิทธิบัตรของ Paul M. Rainey "ระบบโทรเลขโทรสาร" ของสหรัฐอเมริกา สิทธิบัตร 1,608,527 ยื่นเมื่อวันที่ 20 กรกฎาคม พ.ศ. 2464 ออกเมื่อ 30 พฤศจิกายน พ.ศ. 2469 อุปกรณ์ที่แสดงในสิทธิบัตรจริงๆ แล้วเป็น ADC ที่แปลงโดยตรงขนาด 5 บิต

ข้าว. 8. สิทธิบัตรฉบับแรกสำหรับ ADC

ข้าว. 9. ADC การแปลงโดยตรง (1975)

อุปกรณ์ที่แสดงในรูปคือ ADC MOD-4100 ที่แปลงโดยตรงซึ่งผลิตโดย Computer Labs ผลิตในปี 1975 ประกอบโดยใช้เครื่องเปรียบเทียบแบบแยกส่วน มีตัวเปรียบเทียบ 16 ตัว (อยู่ในครึ่งวงกลมเพื่อให้การหน่วงเวลาการแพร่กระจายสัญญาณเท่ากันกับตัวเปรียบเทียบแต่ละตัว) ดังนั้น ADC จึงมีความกว้างเพียง 4 บิตเท่านั้น ความเร็วแปลง 100 MSPS กินไฟ 14 วัตต์

รูปต่อไปนี้แสดง ADC การแปลงโดยตรงเวอร์ชันขั้นสูง

ข้าว. 10. ADC การแปลงโดยตรง (1970)

VHS-630 ปี 1970 ผลิตโดย Computer Labs มีตัวเปรียบเทียบ 64 ตัว เป็น 6 บิต 30MSPS และใช้ 100 วัตต์ (รุ่นปี 1975 VHS-675 มี 75 MSPS และใช้ 130 วัตต์)

วรรณกรรม

ดับเบิลยู. เคสเตอร์. สถาปัตยกรรม ADC I: ตัวแปลงแฟลช อุปกรณ์อะนาล็อก, บทช่วยสอน MT-020

ดีเอซี– ตัวแปลงดิจิทัลเป็นอนาล็อก – อุปกรณ์ที่ออกแบบมาเพื่อแปลงสัญญาณแยก (ดิจิทัล) ให้เป็นสัญญาณต่อเนื่อง (อนาล็อก) การแปลงจะดำเนินการตามสัดส่วนของรหัสไบนารี่ของสัญญาณ

การจำแนกประเภท DAC

ตามประเภทของสัญญาณเอาท์พุต: มีเอาต์พุตกระแสและเอาต์พุตแรงดันไฟฟ้า

ตามประเภทของอินเทอร์เฟซดิจิทัล: มีอินพุตแบบอนุกรมและมีโค้ดอินพุตแบบขนาน

ตามจำนวน DAC บนชิป: ช่องเดียวและหลายช่อง;

ตามความเร็ว: ความเร็วปานกลางและความเร็วสูง

พารามิเตอร์ DAC พื้นฐาน:

1. N – ความลึกบิต

2. กระแสไฟขาออกสูงสุด

4. ขนาดของแรงดันอ้างอิง

5. ความละเอียด

6. ควบคุมระดับแรงดันไฟฟ้า (TTL หรือ CMOS)

7. ข้อผิดพลาดในการแปลง (ข้อผิดพลาดออฟเซ็ตเอาท์พุตเป็นศูนย์, ข้อผิดพลาดในการแปลงสัมบูรณ์, ความไม่เชิงเส้นของการแปลง, ความไม่เชิงเส้นเชิงอนุพันธ์) 8. เวลาการแปลง – ช่วงเวลาจากช่วงเวลาที่รหัสถูกนำเสนอ (ส่ง) จนถึงช่วงเวลาที่สัญญาณเอาท์พุตปรากฏขึ้น

9. เวลาในการตกตะกอนสัญญาณอะนาล็อก

องค์ประกอบหลักของ DAC คือ:

เมทริกซ์ตัวต้านทาน (ชุดของตัวหารที่มี TCR ที่แน่นอนโดยมีค่าเบี่ยงเบน 2%, 5% หรือน้อยกว่า) สามารถสร้างลงใน IC ได้

สวิตช์ (บนทรานซิสเตอร์แบบไบโพลาร์หรือ MOS);

แหล่งจ่ายแรงดันอ้างอิง

วงจรพื้นฐานสำหรับการสร้าง DAC

21. เอดีซี. บทบัญญัติทั่วไป ความถี่ในการสุ่มตัวอย่าง การจำแนกประเภท ADC หลักการทำงานของ ADC แบบขนาน

ตามความเร็วของการทำงาน ADC แบ่งออกเป็น:

1. ADC การแปลงแบบขนาน (ADC แบบขนาน) - ADC ความเร็วสูง มีการใช้ฮาร์ดแวร์ที่ซับซ้อนของหน่วย GHzความละเอียด N = 8-12 บิต, Fg = หลายสิบ MHz

2. ADC ของการประมาณต่อเนื่อง (การนับต่อเนื่อง) สูงถึง 10 MHz. ความละเอียด N = 10-16 บิต, Fg = สิบ kHz

3. การรวม ADC ที่มีความละเอียดหลายร้อย Hz. N = 16-24 บิต, Fg = สิบ

4. หน่วย Sigma-delta ADC MHz.ความละเอียด N = 16-24 บิต, Fg = หลายร้อย Hz

22. ADC การนับแบบอนุกรม หลักการทำงาน

23. ADC ของการประมาณต่อเนื่อง หลักการทำงาน

โค้ดนี้จากเอาต์พุตของ RPP จะถูกป้อนไปยัง DAC ซึ่งสร้างแรงดันไฟฟ้าที่สอดคล้องกัน 3/4Uinmax ซึ่งเปรียบเทียบกับ Uin (บน CC) และผลลัพธ์จะถูกเขียนเป็นบิตเดียวกันกับพัลส์นาฬิกาที่สี่ กระบวนการจะดำเนินต่อไปจนกระทั่งวิเคราะห์ตัวเลขทั้งหมดแล้ว

เวลาในการแปลง SAR ADC:

tpr = 2nTG โดยที่ TG คือระยะเวลาการเกิดซ้ำของพัลส์ของเครื่องกำเนิด n - ความจุบิต ADC

ADC ดังกล่าวมีความเร็วต่ำกว่า ADC แบบขนาน แต่มีราคาถูกกว่าและใช้พลังงานน้อยกว่า ตัวอย่าง: 1113PV1

24. หลักการทำงานของ ADC ชนิดรวม

หลักการทำงานของ ADC แบบรวมนั้นขึ้นอยู่กับหลักการพื้นฐานสองประการ:

1. การแปลงแรงดันไฟฟ้าขาเข้าเป็นความถี่หรือระยะเวลาพัลส์ (เวลา)

Uin → f (VLF – ตัวแปลงความถี่แรงดันไฟฟ้า)

2. แปลงความถี่หรือระยะเวลา (เวลา) เป็นรหัสดิจิทัล

ฉ → ยังไม่มีข้อความ; ที→เอ็น

ข้อผิดพลาดหลักเกิดจาก VLF

ADC ประเภทนี้ทำการแปลงในสองขั้นตอน

ในขั้นแรก สัญญาณอะนาล็อกอินพุตจะถูกรวมเข้าด้วยกัน และค่าที่รวมเข้าด้วยกันนี้จะถูกแปลงเป็นลำดับพัลส์ อัตราการทำซ้ำของพัลส์ในลำดับนี้หรือระยะเวลาจะถูกมอดูเลตโดยค่ารวมของสัญญาณอินพุต

ในขั้นตอนที่สอง ลำดับของพัลส์นี้จะถูกแปลงเป็นรหัสดิจิทัล - วัดความถี่หรือระยะเวลาของพัลส์

DAC พร้อมการปรับความกว้างพัลส์

DAC ตัวเก็บประจุสวิตช์แบบอนุกรม

DAC แบบขนาน

• DAC พร้อมผลรวมของกระแสน้ำหนัก

  DAC บนแหล่งปัจจุบัน

  การก่อตัวของสัญญาณเอาท์พุตในรูปของแรงดันไฟฟ้า

  DAC ตัวเก็บประจุสวิตช์แบบขนาน

  DAC พร้อมผลรวมแรงดันไฟฟ้า

อินเทอร์เฟซตัวแปลง D/A

• อินพุตแบบอนุกรม DAC

  DAC พร้อมอินเทอร์เฟซข้อมูลอินพุตแบบขนาน

แอปพลิเคชัน DAC

• การจัดการกับหมายเลขที่ลงนาม

  ตัวคูณและตัวหารของฟังก์ชัน

  ตัวลดทอนและตัวรวมระบบบน DAC

  ระบบสังเคราะห์สัญญาณดิจิตอลโดยตรง

พารามิเตอร์ DAC

ตัวแปลงดิจิตอลเป็นอนาล็อก

ตัวแปลงดิจิทัลเป็นแอนะล็อก (DAC) ได้รับการออกแบบมาเพื่อแปลงตัวเลข ซึ่งโดยทั่วไปกำหนดให้เป็นรหัสไบนารี่ ให้เป็นแรงดันไฟฟ้าหรือกระแสตามสัดส่วนของค่าของรหัสดิจิทัล วงจรของตัวแปลงดิจิตอลเป็นอนาล็อกมีความหลากหลายมาก ในรูป รูปที่ 1 แสดงโครงร่างการจำแนกประเภทของ DAC ตามลักษณะของวงจร นอกจากนี้ ไอซีตัวแปลงดิจิทัลเป็นอนาล็อกยังจัดประเภทตามเกณฑ์ต่อไปนี้:

• ตามประเภทของสัญญาณเอาท์พุต: พร้อมเอาต์พุตปัจจุบันและเอาต์พุตแรงดันไฟฟ้า

  ตามประเภทของอินเทอร์เฟซดิจิตอล: ด้วยอินพุตแบบอนุกรมและการป้อนโค้ดอินพุตแบบขนาน

  ตามจำนวน DAC บนชิป: ช่องทางเดียวและหลายช่องทาง

  โดยความเร็ว: ความเร็วปานกลางและสูง

ข้าว. 1. การจำแนกประเภท DAC

DAC พร้อมผลรวมของกระแสน้ำหนัก

วงจร DAC แบบขนานส่วนใหญ่จะขึ้นอยู่กับผลรวมของกระแส ความแรงของแต่ละกระแสจะเป็นสัดส่วนกับน้ำหนักของบิตไบนารี่ดิจิทัล และควรรวมเฉพาะกระแสบิตที่มีค่าเท่ากับ 1 เท่านั้น ตัวอย่างเช่น สมมติว่าคุณต้องการ เพื่อแปลงรหัสไบนารี่สี่บิตให้เป็นสัญญาณกระแสแอนะล็อก หลักที่สี่ซึ่งมีนัยสำคัญที่สุด (MSB) จะมีน้ำหนัก 2 3 = 8 หลักที่สามจะมี 2 2 = 4 หลักที่สองจะมี 2 1 = 2 และหลักที่มีนัยสำคัญน้อยที่สุดจะมี 2 0 = 1 ถ้าน้ำหนักของ MZR ฉัน MZR =1 mA ดังนั้น ฉัน SZR =8 mA และกระแสเอาต์พุตสูงสุดของคอนเวอร์เตอร์ ฉันเอาต์พุตสูงสุด = 15 mA และสอดคล้องกับรหัส 1111 2. เป็นที่ชัดเจนว่าตัวอย่างเช่นรหัส 1001 2 จะสอดคล้องกัน ฉันออก = 9 mA เป็นต้น ด้วยเหตุนี้ จึงจำเป็นต้องสร้างวงจรที่รับประกันการสร้างและการสลับกระแสการชั่งน้ำหนักที่แม่นยำตามกฎหมายที่กำหนด แผนภาพที่ง่ายที่สุดที่ใช้หลักการนี้แสดงไว้ในรูปที่ 1 3.

กับ เลือกความต้านทานของตัวต้านทานเพื่อให้เมื่อปิดสวิตช์กระแสที่สอดคล้องกับน้ำหนักของการปล่อยจะไหลผ่านสวิตช์เหล่านั้น ต้องปิดคีย์เมื่อบิตที่สอดคล้องกันของคำอินพุตมีค่าเท่ากับหนึ่ง กระแสไฟขาออกถูกกำหนดโดยความสัมพันธ์

ด้วยความจุบิตสูงของ DAC ตัวต้านทานการตั้งค่ากระแสจะต้องถูกจับคู่ด้วยความแม่นยำสูง ข้อกำหนดความแม่นยำที่เข้มงวดที่สุดนั้นถูกกำหนดให้กับตัวต้านทานที่มีตัวเลขสูงสุดเนื่องจากการแพร่กระจายของกระแสในนั้นไม่ควรเกินกระแสของตัวเลขลำดับต่ำ ดังนั้นการต่อต้านจึงแพร่กระจายเข้ามา เค-หลักหลักต้องน้อยกว่า

ร/ร=2 – เค

จากเงื่อนไขนี้เป็นไปตามที่การแพร่กระจายของความต้านทานของตัวต้านทานเช่นในหลักที่สี่ไม่ควรเกิน 3% และในหลักที่ 10 – 0.05% เป็นต้น

รูปแบบที่พิจารณาเพื่อความเรียบง่ายมีข้อเสียมากมาย ประการแรก สำหรับรหัสอินพุตที่แตกต่างกัน กระแสไฟฟ้าที่ใช้จากแหล่งจ่ายแรงดันอ้างอิง (RPS) จะแตกต่างกัน และสิ่งนี้จะส่งผลต่อค่าของแรงดันเอาต์พุต RES ประการที่สองค่าความต้านทานของตัวต้านทานน้ำหนักอาจแตกต่างกันได้หลายพันครั้งและทำให้ยากต่อการนำตัวต้านทานเหล่านี้ไปใช้กับไอซีเซมิคอนดักเตอร์ นอกจากนี้ ความต้านทานของตัวต้านทานลำดับสูงใน DAC แบบหลายบิตสามารถเทียบเคียงได้กับความต้านทานของสวิตช์ปิด และสิ่งนี้จะนำไปสู่ข้อผิดพลาดในการแปลง ประการที่สามในวงจรนี้สวิตช์เปิดจะใช้แรงดันไฟฟ้าจำนวนมากซึ่งทำให้การก่อสร้างยุ่งยาก

ข้อบกพร่องเหล่านี้ถูกกำจัดออกไปในวงจร AD7520 DAC (อะนาล็อกในประเทศ 572PA1) ซึ่งพัฒนาโดย Analog Devices ในปี 1973 ซึ่งปัจจุบันกลายเป็นมาตรฐานอุตสาหกรรมเป็นหลัก (DAC อนุกรมหลายรุ่นถูกสร้างขึ้นตามนั้น) แผนภาพที่ระบุจะแสดงในรูป 4. ทรานซิสเตอร์ MOS ถูกใช้เป็นสวิตช์

ข้าว. 4. วงจร DAC พร้อมสวิตช์และเมทริกซ์อิมพีแดนซ์คงที่

ในวงจรนี้ การตั้งค่าสัมประสิทธิ์การถ่วงน้ำหนักของสเตจคอนเวอร์เตอร์จะดำเนินการโดยการแบ่งแรงดันอ้างอิงตามลำดับโดยใช้เมทริกซ์ความต้านทานที่มีอิมพีแดนซ์คงที่ องค์ประกอบหลักของเมทริกซ์ดังกล่าวคือตัวแบ่งแรงดันไฟฟ้า (รูปที่ 5) ซึ่งจะต้องเป็นไปตามเงื่อนไขต่อไปนี้: หากโหลดด้วยความต้านทาน ร n แล้วอิมพีแดนซ์อินพุต ร inx จะต้องรับค่าด้วย ร n. ค่าสัมประสิทธิ์การอ่อนตัวของโซ่ = คุณ 2 /คุณ 1 ที่โหลดนี้ต้องมีค่าที่ระบุ เมื่อตรงตามเงื่อนไขเหล่านี้ เราจะได้นิพจน์ความต้านทานต่อไปนี้:

ตามรูปที่ 4

เนื่องจากอยู่ในตำแหน่งใดของสวิตช์ ส เคเชื่อมต่อขั้วต่อด้านล่างของตัวต้านทานเข้ากับบัสวงจรทั่วไป โหลดแหล่งจ่ายแรงดันอ้างอิงด้วยอิมพีแดนซ์อินพุตคงที่ รใน = ร- เพื่อให้แน่ใจว่าแรงดันอ้างอิงยังคงไม่เปลี่ยนแปลงสำหรับโค้ดอินพุต DAC ใดๆ

ตามรูป 4 กระแสเอาต์พุตของวงจรถูกกำหนดโดยความสัมพันธ์

และกระแสไฟเข้า

เนื่องจากขั้วล่างของตัวต้านทาน 2 รเมทริกซ์สำหรับสถานะสวิตช์ใดๆ ส เคเมื่อเชื่อมต่อกับบัสวงจรทั่วไปผ่านความต้านทานต่ำของสวิตช์ปิด แรงดันไฟฟ้าบนสวิตช์จะมีค่าน้อยเสมอ ภายในไม่กี่มิลลิโวลต์ ซึ่งช่วยลดความยุ่งยากในการสร้างสวิตช์และวงจรควบคุม และช่วยให้สามารถใช้แรงดันไฟฟ้าอ้างอิงจากช่วงกว้าง รวมถึงขั้วต่างๆ เนื่องจากกระแสเอาต์พุต DAC ขึ้นอยู่กับ คุณ op เชิงเส้น (ดู (8)) ตัวแปลงประเภทนี้สามารถใช้เพื่อคูณสัญญาณแอนะล็อก (ใช้กับอินพุตแรงดันอ้างอิง) ด้วยรหัสดิจิทัล DAC ดังกล่าวเรียกว่า การคูณ(มธ.)

ความแม่นยำของวงจรนี้ลดลงเนื่องจากความจริงที่ว่าสำหรับ DAC บิตสูงจำเป็นต้องจับคู่ความต้านทาน ร 0 สวิตช์พร้อมกระแสคายประจุ นี่เป็นสิ่งสำคัญอย่างยิ่งสำหรับคีย์ที่มีลำดับสูง ตัวอย่างเช่น ใน AD7520 DAC แบบ 10 บิต MOSFET หลักของบิตที่สำคัญที่สุดหกบิตจะสร้างพื้นที่และความต้านทานที่แตกต่างกัน ร 0 เพิ่มขึ้นตามรหัสไบนารี่ (20, 40, 80, ..., 640 โอห์ม) ด้วยวิธีนี้ แรงดันไฟฟ้าที่ตกคร่อมสวิตช์ของหกบิตแรกจะถูกทำให้เท่ากัน (สูงสุด 10 mV) ซึ่งรับประกันความโมโนโทนิกและความเป็นเส้นตรงของการตอบสนองชั่วคราวของ DAC DAC 572PA2 แบบ 12 บิตมีความไม่เชิงเส้นที่แตกต่างกันสูงถึง 0.025% (1 LSB)

การบรรยายครั้งที่ 3

"การแปลงแอนะล็อกเป็นดิจิทัลและดิจิทัลเป็นแอนะล็อก"

ในระบบไมโครโปรเซสเซอร์ บทบาทขององค์ประกอบพัลส์จะดำเนินการโดยตัวแปลงแอนะล็อกเป็นดิจิทัล (ADC) และบทบาทของตัวคาดการณ์จะถูกเล่นโดยตัวแปลงดิจิทัลเป็นแอนะล็อก (DAC)

การแปลงอนาล็อกเป็นดิจิทัลประกอบด้วยการแปลงข้อมูลที่มีอยู่ในสัญญาณแอนะล็อกให้เป็นรหัสดิจิทัล - การแปลงดิจิตอลเป็นอนาล็อกได้รับการออกแบบมาเพื่อทำงานผกผันเช่น แปลงตัวเลขที่แสดงเป็นรหัสดิจิทัลให้เป็นสัญญาณอะนาล็อกที่เทียบเท่ากัน

ตามกฎแล้ว ADC จะถูกติดตั้งในวงจรป้อนกลับของระบบควบคุมดิจิทัลเพื่อแปลงสัญญาณป้อนกลับแบบอะนาล็อกเป็นรหัสที่รับรู้โดยส่วนดิจิทัลของระบบ ที่. ADC ทำหน้าที่หลายอย่าง เช่น การสุ่มตัวอย่างเวลา การหาปริมาณระดับ การเข้ารหัส แผนภาพบล็อกทั่วไปของ ADC แสดงในรูปที่ 3.1

สัญญาณในรูปแบบของกระแสหรือแรงดันไฟฟ้าจะถูกส่งไปยังอินพุตของ ADC ซึ่งจะถูกวัดปริมาณตามระดับในระหว่างกระบวนการแปลง ลักษณะคงที่ในอุดมคติของ ADC 3 บิตจะแสดงในรูปที่ 3.2

สัญญาณอินพุตสามารถรับค่าใดก็ได้ในช่วงตั้งแต่ –ยูแม็กซ์ถึงยูแม็กซ์ และเอาต์พุตสอดคล้องกับระดับที่แยกจากกันแปด (2 3) ระดับ ค่าของแรงดันไฟฟ้าขาเข้าที่เกิดการเปลี่ยนแปลงจากค่าหนึ่งของรหัสเอาต์พุต ADC ไปยังค่าอื่นที่อยู่ติดกันเรียกว่า แรงดันไฟฟ้าการเปลี่ยนแปลงระหว่างรหัส- เรียกว่าความแตกต่างระหว่างค่าที่อยู่ติดกันสองค่าของการเปลี่ยนรหัสระหว่างกัน ขั้นตอนการหาปริมาณหรือ หน่วยของบิตที่มีนัยสำคัญน้อยที่สุด (LSB).จุดเริ่มต้นของลักษณะการเปลี่ยนแปลงคือจุดที่กำหนดโดยค่าของสัญญาณอินพุตซึ่งกำหนดเป็น

(3.1),

โดยที่ U 0.1 – แรงดันไฟฟ้าของการเปลี่ยนแปลงอินเตอร์โค้ดครั้งแรกยู แอลเอสบี – ขั้นตอนการหาปริมาณ ( LSB – บิตที่มีนัยสำคัญน้อยที่สุด - การแปลงสอดคล้องกับแรงดันไฟฟ้าขาเข้าที่กำหนดโดยความสัมพันธ์

(3.2).

ช่วงแรงดันไฟฟ้าอินพุต ADC ถูกจำกัดไว้ U 0.1 และ U N-1,N เรียกว่า ช่วงแรงดันไฟฟ้าอินพุต.

(3.3).

ช่วงแรงดันไฟฟ้าอินพุตและค่า LSBเอ็น - บิต ADC และ DAC เชื่อมต่อกันด้วยอัตราส่วน

(3.4).

แรงดันไฟฟ้า

(3.5)

เรียกว่า แรงดันไฟฟ้าเต็มรูปแบบ ( FSR – ช่วงเต็มสเกล - โดยทั่วไป พารามิเตอร์นี้จะถูกกำหนดโดยระดับเอาต์พุตของแหล่งจ่ายแรงดันอ้างอิงที่เชื่อมต่อกับ ADC ขนาดของขั้นตอนการหาปริมาณหรือหน่วยของตัวเลขที่มีนัยสำคัญน้อยที่สุด เช่น เท่ากับ

(3.6),

และค่าหน่วยของหลักที่สำคัญที่สุด

(3.7).

ดังที่เห็นได้จากรูปที่ 3.2 ในระหว่างกระบวนการแปลงเกิดข้อผิดพลาดที่ไม่เกินครึ่งหนึ่งของค่าบิตที่มีนัยสำคัญน้อยที่สุดยูแอลเอสบี /2.

การแปลงแอนะล็อกเป็นดิจิทัลมีหลายวิธี ซึ่งมีความแม่นยำและความเร็วต่างกัน ในกรณีส่วนใหญ่ ลักษณะเหล่านี้จะขัดแย้งกัน ปัจจุบันตัวแปลงประเภทเช่น ADC ของการประมาณต่อเนื่อง (การปรับสมดุลระดับบิต) การรวม ADC แบบขนาน (แฟลช ) ADC, "ซิกมาเดลต้า" ADC ฯลฯ

แผนภาพบล็อกของ ADC การประมาณต่อเนื่องกันแสดงในรูปที่ 3.3

องค์ประกอบหลักของอุปกรณ์คือตัวเปรียบเทียบ (K) ตัวแปลงดิจิทัลเป็นอะนาล็อก (DAC) และวงจรควบคุมลอจิก หลักการแปลงจะขึ้นอยู่กับการเปรียบเทียบตามลำดับของระดับสัญญาณอินพุตกับระดับสัญญาณที่สอดคล้องกับการรวมกันของรหัสเอาต์พุตต่างๆ และการก่อตัวของรหัสผลลัพธ์ตามผลลัพธ์ของการเปรียบเทียบ ลำดับของรหัสที่เปรียบเทียบเป็นไปตามกฎแบ่งครึ่ง ในช่วงเริ่มต้นของการแปลง รหัสอินพุต DAC จะถูกตั้งค่าเป็นสถานะที่บิตทั้งหมดยกเว้นบิตที่สำคัญที่สุดคือ 0 และที่สำคัญที่สุดคือ 1 ด้วยการรวมกันนี้ แรงดันไฟฟ้าเท่ากับครึ่งหนึ่งของช่วงแรงดันไฟฟ้าอินพุตจะถูกสร้างขึ้นที่ เอาต์พุต DAC แรงดันไฟฟ้านี้ถูกเปรียบเทียบกับแรงดันไฟฟ้าขาเข้าไปยังเครื่องเปรียบเทียบ หากสัญญาณอินพุตมากกว่าสัญญาณที่มาจาก DAC บิตที่สำคัญที่สุดของโค้ดเอาต์พุตจะถูกตั้งค่าเป็น 1 มิฉะนั้นจะถูกรีเซ็ตเป็น 0 ในรอบนาฬิกาถัดไป โค้ดบางส่วนที่เกิดขึ้นในลักษณะนี้จะเกิดขึ้นอีกครั้ง ได้รับที่อินพุตของ DAC บิตถัดไปจะถูกตั้งค่าเป็นหนึ่งและการเปรียบเทียบจะทำซ้ำเอง กระบวนการจะดำเนินต่อไปจนกว่าจะมีการเปรียบเทียบบิตที่มีนัยสำคัญน้อยที่สุด ที่. เพื่อสร้างเอ็น - ต้องใช้รหัสเอาต์พุตบิตเอ็น รอบการเปรียบเทียบเบื้องต้นที่เหมือนกัน ซึ่งหมายความว่า ประสิทธิภาพของ ADC ดังกล่าวจะลดลงเมื่อความจุบิตเพิ่มขึ้น องค์ประกอบภายในของ ADC การประมาณต่อเนื่องกัน (DAC และเครื่องเปรียบเทียบ) ต้องมีความแม่นยำมากกว่าครึ่งหนึ่งของบิตที่มีนัยสำคัญน้อยที่สุดของ ADC

บล็อกไดอะแกรมของการขนาน (แฟลช ) ADC แสดงในรูปที่ 3.4

ในกรณีนี้จะจ่ายแรงดันไฟเข้าเพื่อเปรียบเทียบกับอินพุทที่มีชื่อเดียวกันทันทีเอ็น -1 ตัวเปรียบเทียบ อินพุตตรงข้ามของเครื่องเปรียบเทียบจะได้รับสัญญาณจากตัวแบ่งแรงดันไฟฟ้าที่มีความแม่นยำสูง ซึ่งเชื่อมต่อกับแหล่งจ่ายแรงดันอ้างอิง ในกรณีนี้แรงดันไฟฟ้าจากเอาต์พุตของตัวแบ่งจะกระจายเท่า ๆ กันตลอดช่วงการเปลี่ยนแปลงทั้งหมดของสัญญาณอินพุต ตัวเข้ารหัสลำดับความสำคัญจะสร้างสัญญาณเอาท์พุตดิจิทัลที่สอดคล้องกับตัวเปรียบเทียบสูงสุดที่เปิดใช้งานสัญญาณเอาท์พุต ที่. เพื่อให้แน่ใจว่าเอ็น - ต้องมีการแปลงบิต 2เอ็น ตัวต้านทานแบบแบ่งและ 2เอ็น -1 ตัวเปรียบเทียบ นี่เป็นหนึ่งในวิธีการแปลงที่เร็วที่สุด อย่างไรก็ตาม ด้วยความจุขนาดใหญ่ จึงต้องอาศัยต้นทุนฮาร์ดแวร์จำนวนมาก ความแม่นยำของตัวต้านทานตัวแบ่งและตัวเปรียบเทียบทั้งหมดจะต้องดีกว่าค่า LSB ครึ่งหนึ่งอีกครั้ง

แผนภาพบล็อกของ ADC การรวมสองชั้นแสดงในรูปที่ 3.5

องค์ประกอบหลักของระบบคือสวิตช์แบบอะนาล็อกที่ประกอบด้วยปุ่มต่างๆสว.1 สว.2 สว 3, ผู้รวมระบบ I, ตัวเปรียบเทียบ K และตัวนับ C กระบวนการแปลงประกอบด้วยสามขั้นตอน (รูปที่ 3.6)

ในระยะแรกกุญแจจะถูกปิดส.ว. 1 และปุ่มที่เหลือเปิดอยู่ ผ่านกุญแจที่ปิดส.ว. 1 แรงดันไฟฟ้าอินพุตถูกนำไปใช้กับผู้รวมระบบ ซึ่งรวมสัญญาณอินพุตในช่วงเวลาที่กำหนด หลังจากช่วงเวลานี้ ระดับของสัญญาณเอาต์พุตของตัวรวมจะเป็นสัดส่วนกับค่าของสัญญาณอินพุต ในขั้นตอนที่สองของการเปลี่ยนแปลง สิ่งสำคัญคือส.ว. 1 เปิดขึ้นและกุญแจส.ว. 2 ปิด และสัญญาณจากแหล่งแรงดันอ้างอิงจะถูกส่งไปยังอินพุตของผู้รวมระบบ ตัวเก็บประจุของตัวรวมจะถูกคายประจุจากแรงดันไฟฟ้าที่สะสมในช่วงการแปลงครั้งแรกที่อัตราคงที่ตามสัดส่วนของแรงดันอ้างอิง ขั้นตอนนี้จะดำเนินต่อไปจนกว่าแรงดันเอาต์พุตของตัวรวมจะลดลงเหลือศูนย์ ตามที่ระบุโดยเอาต์พุตของตัวเปรียบเทียบ ซึ่งเปรียบเทียบสัญญาณของตัวรวมกับศูนย์ ระยะเวลาของสเตจที่สองนั้นแปรผันตามแรงดันไฟฟ้าอินพุตของคอนเวอร์เตอร์ ในระหว่างขั้นตอนที่สองทั้งหมด พัลส์ความถี่สูงที่มีความถี่สอบเทียบจะถูกส่งไปยังเคาน์เตอร์ ที่. หลังจากขั้นตอนที่สอง การอ่านมิเตอร์แบบดิจิทัลจะเป็นสัดส่วนกับแรงดันไฟฟ้าขาเข้า ด้วยวิธีนี้ จึงสามารถบรรลุความแม่นยำที่ดีมากได้โดยไม่ต้องให้ความสำคัญกับความแม่นยำและความเสถียรของส่วนประกอบมากนัก โดยเฉพาะอย่างยิ่ง ความเสถียรของความจุของตัวรวมอาจไม่สูง เนื่องจากรอบการชาร์จและคายประจุเกิดขึ้นในอัตราแปรผกผันกับความจุ นอกจากนี้ ข้อผิดพลาดดริฟท์และออฟเซ็ตของตัวเปรียบเทียบจะได้รับการชดเชยโดยการเริ่มและสิ้นสุดขั้นตอนการแปลงแต่ละขั้นตอนด้วยแรงดันไฟฟ้าเดียวกัน เพื่อปรับปรุงความแม่นยำ ขั้นที่สามของการแปลงจะถูกใช้ เมื่อผู้รวมระบบป้อนข้อมูลผ่านคีย์ส.ว. 3 ให้สัญญาณเป็นศูนย์ เนื่องจากมีการใช้ตัวรวมและตัวเปรียบเทียบเดียวกันในขั้นตอนนี้ การลบค่าข้อผิดพลาดเอาต์พุตที่ศูนย์ออกจากการวัดครั้งต่อๆ ไปจะส่งผลให้มีการชดเชยข้อผิดพลาดที่เกี่ยวข้องกับการวัดที่ใกล้ศูนย์ ข้อกำหนดที่เข้มงวดไม่ได้ถูกกำหนดไว้แม้แต่กับความถี่ของพัลส์นาฬิกาที่มาถึงเคาน์เตอร์เพราะฉะนั้น ช่วงเวลาที่คงที่ในระยะแรกของการแปลงจะเกิดขึ้นจากพัลส์เดียวกัน ข้อกำหนดที่เข้มงวดจะกำหนดเฉพาะกับกระแสไฟฟ้าที่ปล่อยออกมาเท่านั้น เช่น ไปยังแหล่งจ่ายแรงดันอ้างอิง ข้อเสียของวิธีการแปลงนี้คือประสิทธิภาพต่ำ

ADC มีลักษณะเฉพาะด้วยพารามิเตอร์จำนวนหนึ่งที่ทำให้สามารถเลือกอุปกรณ์เฉพาะตามความต้องการของระบบได้ พารามิเตอร์ ADC ทั้งหมดสามารถแบ่งออกเป็นสองกลุ่ม: คงที่และไดนามิก แบบแรกกำหนดลักษณะความแม่นยำของอุปกรณ์เมื่อทำงานกับสัญญาณอินพุตคงที่หรือเปลี่ยนแปลงอย่างช้าๆ และแบบหลังจะกำหนดลักษณะของประสิทธิภาพของอุปกรณ์โดยรักษาความแม่นยำเมื่อความถี่ของสัญญาณอินพุตเพิ่มขึ้น

ระดับการหาปริมาณที่อยู่ในบริเวณใกล้เคียงกับศูนย์ของสัญญาณอินพุตสอดคล้องกับแรงดันไฟฟ้าในการเปลี่ยนรหัสระหว่าง –0.5 U LSB และ 0.5 U LSB (ครั้งแรกเกิดขึ้นเฉพาะในกรณีของสัญญาณอินพุตแบบไบโพลาร์) อย่างไรก็ตาม ในอุปกรณ์จริง แรงดันไฟฟ้าในการเปลี่ยนระหว่างรหัสเหล่านี้อาจแตกต่างจากค่าในอุดมคติเหล่านี้ การเบี่ยงเบนของระดับที่แท้จริงของแรงดันไฟฟ้าการเปลี่ยนแปลงระหว่างรหัสเหล่านี้เรียกว่าค่าในอุดมคติ ข้อผิดพลาดออฟเซ็ตไบโพลาร์เป็นศูนย์ (ข้อผิดพลาดไบโพลาร์ซีโร่ ) และ ข้อผิดพลาดออฟเซ็ตศูนย์แบบ unipolar (ข้อผิดพลาดออฟเซ็ตเป็นศูนย์ ) ตามลำดับ สำหรับช่วงการแปลงแบบไบโพลาร์ โดยปกติจะใช้ข้อผิดพลาดออฟเซ็ตเป็นศูนย์ และสำหรับช่วงการแปลงแบบยูนิโพลาร์ มักจะใช้ข้อผิดพลาดออฟเซ็ตแบบยูนิโพลาร์ ข้อผิดพลาดนี้นำไปสู่การเลื่อนแบบคู่ขนานของคุณลักษณะการเปลี่ยนแปลงที่แท้จริงโดยสัมพันธ์กับคุณลักษณะในอุดมคติตามแนวแกนแอบซิสซา (รูปที่ 3.7)

การเบี่ยงเบนของระดับสัญญาณอินพุตที่สอดคล้องกับการเปลี่ยนอินเตอร์โค้ดครั้งล่าสุดจากค่าในอุดมคติคุณ FSR -1.5 คุณ LSB , เรียกว่า ข้อผิดพลาดเต็มขนาด (ข้อผิดพลาดเต็มสเกล)

อัตราการแปลง ADC เรียกว่าแทนเจนต์ของมุมเอียงของเส้นตรงที่ลากผ่านจุดเริ่มต้นและจุดสิ้นสุดของลักษณะการเปลี่ยนแปลงที่แท้จริง เรียกว่าความแตกต่างระหว่างค่าจริงและค่าอุดมคติของสัมประสิทธิ์การแปลง ข้อผิดพลาดของปัจจัยการแปลง (ได้รับข้อผิดพลาด ) (รูปที่ 3.7) รวมถึงข้อผิดพลาดที่ส่วนท้ายของมาตราส่วน แต่ไม่รวมข้อผิดพลาดที่ศูนย์ของมาตราส่วน สำหรับช่วงยูนิโพลาร์ จะถูกกำหนดให้เป็นความแตกต่างระหว่างข้อผิดพลาดเต็มสเกลและข้อผิดพลาดออฟเซ็ตศูนย์แบบไบโพลาร์ และสำหรับช่วงไบโพลาร์ จะถูกกำหนดให้เป็นความแตกต่างระหว่างข้อผิดพลาดเต็มสเกลและข้อผิดพลาดออฟเซ็ตศูนย์แบบไบโพลาร์ ในความเป็นจริงไม่ว่าในกรณีใดนี่คือการเบี่ยงเบนของระยะห่างในอุดมคติระหว่างการเปลี่ยนรหัสระหว่างครั้งสุดท้ายและครั้งแรก (เท่ากับคุณ FSR -2 คุณ LSB ) จากมูลค่าที่แท้จริง

สามารถชดเชยข้อผิดพลาดออฟเซ็ตและเกนเป็นศูนย์ได้โดยการปรับพรีแอมพลิฟายเออร์ ADC ในการทำเช่นนี้คุณต้องมีโวลต์มิเตอร์ที่มีความแม่นยำไม่ต่ำกว่า 0.1ยู แอลเอสบี - เพื่อให้แน่ใจว่าข้อผิดพลาดทั้งสองนี้มีความเป็นอิสระ ขั้นแรกให้แก้ไขข้อผิดพลาดออฟเซ็ตเป็นศูนย์ จากนั้นจึงแก้ไขข้อผิดพลาดค่าสัมประสิทธิ์การแปลงหากต้องการแก้ไขข้อผิดพลาดออฟเซ็ตศูนย์ ADC คุณต้อง:

1. ตั้งค่าแรงดันไฟฟ้าอินพุตเป็น 0.5 อย่างแน่นอนยูแอลเอสบี ;

2. ปรับออฟเซ็ตพรีแอมป์ ADC จนกระทั่ง ADC เปลี่ยนเป็นสถานะ 00…01

เพื่อแก้ไขข้อผิดพลาดของปัจจัยการแปลงจำเป็นต้อง:

1. ตั้งค่าแรงดันไฟฟ้าขาเข้าให้ตรงกับระดับ U FSR -1.5 U LSB ;

2. ปรับเกนของพรีแอมป์ ADC จนกระทั่ง ADC เปลี่ยนเป็นสถานะ 11...1

เนื่องจากความไม่สมบูรณ์ขององค์ประกอบของวงจร ADC ขั้นตอน ณ จุดต่าง ๆ ของคุณลักษณะ ADC จึงมีขนาดแตกต่างกันและไม่เท่ากัน U LSB (รูปที่ 3.8)

การเบี่ยงเบนของระยะห่างระหว่างจุดกึ่งกลางของขั้นตอนการหาปริมาณจริงสองขั้นตอนที่อยู่ติดกันจากค่าในอุดมคติของขั้นตอนการหาปริมาณยู แอลเอสบี เรียกว่า ความไม่เชิงเส้นที่แตกต่างกัน (DNL - ความไม่เชิงเส้นเชิงอนุพันธ์)ถ้าเป็น DNL มากกว่าหรือเท่ากับยู แอลเอสบี จากนั้น ADC อาจมีสิ่งที่เรียกว่า "รหัสที่หายไป" (รูปที่ 3.3) สิ่งนี้นำมาซึ่งการเปลี่ยนแปลงอย่างมากในท้องถิ่นในค่าสัมประสิทธิ์การส่งผ่าน ADC ซึ่งในระบบควบคุมวงปิดอาจทำให้สูญเสียเสถียรภาพ

สำหรับการใช้งานที่มีความสำคัญในการรักษาสัญญาณเอาท์พุตด้วยความแม่นยำที่กำหนด สิ่งสำคัญคือรหัสเอาท์พุต ADC จะต้องตรงกับแรงดันไฟฟ้าในการเปลี่ยนระหว่างโค้ดให้ใกล้เคียงที่สุด ค่าเบี่ยงเบนสูงสุดของจุดศูนย์กลางของขั้นตอนการหาปริมาณของคุณลักษณะ ADC จริงจากคุณลักษณะเชิงเส้นตรงเรียกว่า ความไม่เชิงเส้นที่สมบูรณ์ (INL – ความไม่เชิงเส้นเชิงปริพันธ์) หรือความแม่นยำสัมพัทธ์ (ความแม่นยำสัมพัทธ์) ADC (รูปที่ 3.9)

คุณลักษณะเชิงเส้นตรงจะถูกลากผ่านจุดสูงสุดของคุณลักษณะการเปลี่ยนแปลงที่แท้จริง หลังจากที่ปรับเทียบแล้ว เช่น ข้อผิดพลาดออฟเซ็ตและปัจจัยการแปลงเป็นศูนย์ได้รับการแก้ไขแล้ว

แทบจะเป็นไปไม่ได้เลยที่จะชดเชยข้อผิดพลาดในส่วนต่างและความไม่เชิงเส้นเชิงปริพันธ์โดยใช้วิธีการง่ายๆ

ความละเอียดเอดีซี (ปณิธาน ) คือส่วนกลับของจำนวนโค้ดผสมสูงสุดที่เอาต์พุต ADC

(3.8).

พารามิเตอร์นี้กำหนดระดับสัญญาณอินพุตขั้นต่ำ (สัมพันธ์กับสัญญาณแอมพลิจูดเต็ม) ที่ ADC สามารถรับรู้ได้

ความแม่นยำและความละเอียดเป็นคุณลักษณะอิสระสองประการ ความละเอียดมีบทบาทชี้ขาดเมื่อจำเป็นต้องจัดเตรียมช่วงไดนามิกของสัญญาณอินพุตที่กำหนด ความแม่นยำถือเป็นสิ่งสำคัญเมื่อจำเป็นต้องรักษาตัวแปรควบคุมให้อยู่ในระดับที่กำหนดด้วยความแม่นยำคงที่

ช่วงไดนามิกของ ADC (DR - ช่วงไดนามิก ) คืออัตราส่วนของระดับแรงดันไฟฟ้าขาเข้าที่รับรู้สูงสุดต่อค่าต่ำสุด ซึ่งแสดงเป็น dB

(3.9).

พารามิเตอร์นี้กำหนดจำนวนข้อมูลสูงสุดที่ ADC สามารถส่งได้ ดังนั้นสำหรับ ADC 12 บิตดร. =72 เดซิเบล

คุณลักษณะของ ADC จริงแตกต่างจากคุณลักษณะของอุปกรณ์ในอุดมคติเนื่องจากองค์ประกอบที่ไม่เหมาะของอุปกรณ์จริง ลองพิจารณาพารามิเตอร์บางตัวที่แสดงลักษณะของ ADC จริง

อัตราส่วนสัญญาณต่อเสียงรบกวน(SNR – อัตราส่วนสัญญาณต่อเสียงรบกวน ) คืออัตราส่วนของค่า rms ของสัญญาณไซน์ซอยด์อินพุตต่อค่า rms ของสัญญาณรบกวน ซึ่งถูกกำหนดเป็นผลรวมของส่วนประกอบสเปกตรัมอื่นๆ ทั้งหมดจนถึงครึ่งหนึ่งของความถี่สุ่มตัวอย่าง ไม่รวมส่วนประกอบ DC เพื่อความสมบูรณ์แบบเอ็น - บิต ADC ที่สร้างสัญญาณรบกวนเชิงปริมาณเท่านั้นส.ร , แสดงเป็นเดซิเบล, สามารถกำหนดเป็น

(3.10),

ที่ไหน N – ความจุบิต ADC ดังนั้นสำหรับ ADC ในอุดมคติ 12 บิตส.ร =74 เดซิเบล ค่านี้มากกว่าช่วงไดนามิกของ ADC เดียวกันเพราะว่า ระดับต่ำสุดของสัญญาณที่รับรู้จะต้องมากกว่าระดับเสียง สูตรนี้จะพิจารณาเฉพาะสัญญาณรบกวนเชิงปริมาณเท่านั้น และไม่คำนึงถึงแหล่งกำเนิดสัญญาณรบกวนอื่นๆ ที่มีอยู่ใน ADC จริง ดังนั้นค่าต่างๆส.ร สำหรับ ADC จริงมักจะต่ำกว่าอุดมคติ ค่าปกติส.ร สำหรับ ADC 12 บิตจริงคือ 68-70 dB

หากสัญญาณอินพุตมีสวิงน้อยคุณ FSR จึงต้องปรับสูตรสุดท้าย

(3.11),

โดยที่ KOS คือการลดทอนของสัญญาณอินพุตซึ่งแสดงเป็น dB ดังนั้น หากสัญญาณอินพุตของ ADC 12 บิตมีแอมพลิจูดน้อยกว่าครึ่งหนึ่งของแรงดันไฟฟ้าเต็มสเกล 10 เท่า ดังนั้น KOS = -20 dB และ SNR =74 เดซิเบล – 20 เดซิเบล = 54 เดซิเบล

แปลว่า จริงส.ร สามารถใช้สำหรับ การกำหนดจำนวนบิต ADC ที่มีประสิทธิผล( ENOB – จำนวนบิตที่มีประสิทธิผล - มันถูกกำหนดโดยสูตร

(3.12).

ตัวบ่งชี้นี้สามารถระบุลักษณะความสามารถในการตัดสินใจที่แท้จริงของ ADC จริงได้ ดังนั้น ADC แบบ 12 บิตสำหรับสิ่งนั้นส.ร =68 dB สำหรับสัญญาณที่มี KOS = -20 dB จริงๆ แล้วเป็น 7 บิต (อีน็อบ =7.68) ค่าอีโนบี ขึ้นอยู่กับความถี่ของสัญญาณอินพุตอย่างมากเช่น ความจุบิตที่มีประสิทธิผลของ ADC จะลดลงตามความถี่ที่เพิ่มขึ้น

ความเพี้ยนฮาร์มอนิกรวม ( THD - ความเพี้ยนฮาร์มอนิกรวม ) คืออัตราส่วนของผลรวมของค่ารูท - ค่าเฉลี่ย - กำลังสองของฮาร์โมนิกที่สูงกว่าทั้งหมดต่อค่ารูท - ค่าเฉลี่ย - กำลังสองของฮาร์มอนิกพื้นฐาน

(3.13),

ที่ไหน โดยปกติจะจำกัดไว้ที่ระดับ 6 หรือ 9 พารามิเตอร์นี้แสดงลักษณะระดับความผิดเพี้ยนของฮาร์มอนิกของสัญญาณเอาท์พุต ADC เมื่อเปรียบเทียบกับอินพุตทีเอชดี เพิ่มขึ้นตามความถี่ของสัญญาณอินพุต

คลื่นความถี่เต็มกำลัง ( FPBW – แบนด์วิดธ์เต็มกำลัง ) คือความถี่พีคถึงพีคสูงสุดของสัญญาณอินพุต ซึ่งแอมพลิจูดของส่วนประกอบพื้นฐานที่สร้างขึ้นใหม่ลดลงไม่เกิน 3 เดซิเบล เมื่อความถี่ของสัญญาณอินพุตเพิ่มขึ้น วงจรแอนะล็อกของ ADC จะไม่มีเวลาประมวลผลการเปลี่ยนแปลงตามความแม่นยำที่กำหนดอีกต่อไป ซึ่งส่งผลให้ค่าสัมประสิทธิ์การแปลงของ ADC ที่ความถี่สูงลดลง

ตั้งเวลา (เวลาลงตัว ) คือเวลาที่ ADC ต้องใช้เพื่อให้ได้ความแม่นยำที่กำหนด หลังจากที่สัญญาณขั้นซึ่งมีแอมพลิจูดเท่ากับช่วงเต็มของสัญญาณอินพุตถูกป้อนเข้ากับอินพุตแล้ว พารามิเตอร์นี้ถูกจำกัดเนื่องจากความเร็วจำกัดของโหนด ADC ต่างๆ

เนื่องจากข้อผิดพลาดหลายประเภท ลักษณะของ ADC จริงจึงไม่เป็นเชิงเส้น หากสัญญาณที่มีสเปกตรัมประกอบด้วยฮาร์โมนิกสองตัวถูกนำไปใช้กับอินพุตของอุปกรณ์ที่ไม่เชิงเส้นฉ และ ฉ ข จากนั้นในสเปกตรัมของสัญญาณเอาท์พุตของอุปกรณ์ดังกล่าวนอกเหนือจากฮาร์โมนิกหลักแล้วจะมีซับฮาร์โมนิกแบบอินเทอร์โมดูเลชั่นพร้อมความถี่ที่ไหน ม. n =1,2,3,... ซับฮาร์โมนิกอันดับสองคือฉ ก + ฉ , ฉ - ฉข ซับฮาร์โมนิกอันดับสามคือ 2ฉ ก + ฉ , 2 ฉ ก - ฉ , ฉ ก +2 ฉ ข , ฉ ก -2 ฉ ข - หากไซน์ซอยด์อินพุตมีความถี่ใกล้เคียงกัน โดยตั้งอยู่ใกล้ขอบด้านบนของพาสแบนด์ ซับฮาร์โมนิกลำดับที่สองจะถูกแยกออกจากไซนัสอยด์อินพุตและอยู่ในขอบเขตความถี่ต่ำกว่า ในขณะที่ซับฮาร์โมนิกลำดับที่สามมีความถี่ใกล้เคียงกับ ความถี่อินพุต

ปัจจัยการบิดเบือนระหว่างการปรับ (การบิดเบือนอินเตอร์โมดูลาติน ) คืออัตราส่วนของผลรวมของค่าราก - ค่าเฉลี่ย - กำลังสองของ subharmonics อินเตอร์โมดูเลชั่นของลำดับที่แน่นอนต่อผลรวมของค่ารูท - ค่าเฉลี่ย - กำลังสองของฮาร์โมนิกพื้นฐานซึ่งแสดงเป็น dB

(3.14).

วิธีการแปลงแอนะล็อกเป็นดิจิทัลใดๆ ก็ตามต้องใช้เวลาที่จำกัดจึงจะเสร็จสมบูรณ์ ภายใต้ เวลาในการแปลง ADC (เวลาในการแปลง ) หมายถึงช่วงเวลาตั้งแต่วินาทีที่สัญญาณแอนะล็อกมาถึงอินพุตของ ADC จนกระทั่งโค้ดเอาต์พุตที่เกี่ยวข้องปรากฏขึ้น หากสัญญาณอินพุตของ ADC เปลี่ยนแปลงไปตามกาลเวลา เวลาในการแปลงอันจำกัดของ ADC จะทำให้เกิดสิ่งที่เรียกว่า ข้อผิดพลาดของรูรับแสง(รูปที่ 3.10)

สัญญาณเริ่มต้นการแปลงมาถึงในขณะนี้เสื้อ 0 และโค้ดเอาต์พุตจะปรากฏขึ้นในขณะนี้เสื้อ 1 - ในช่วงเวลานี้ สัญญาณอินพุตสามารถเปลี่ยนแปลงได้ตามจำนวนดีคุณ - เกิดความไม่แน่นอน: ระดับของค่าสัญญาณอินพุตอยู่ในช่วงใดคุณ 0 – คุณ 0 + ดีคุณ สอดคล้องกับรหัสผลลัพธ์นี้ เพื่อรักษาความถูกต้องของการแปลงที่ระดับความเป็นเอกภาพของบิตที่มีนัยสำคัญน้อยที่สุด จำเป็นที่ในช่วงเวลาการแปลง การเปลี่ยนแปลงค่าของสัญญาณที่อินพุตของ ADC ไม่ควรเกินค่าของค่าที่น้อยที่สุด บิตที่สำคัญ

(3.15).

การเปลี่ยนแปลงระดับสัญญาณระหว่างการแปลงสามารถคำนวณได้โดยประมาณดังนี้

(3.16),

ที่ไหน อูอิน – แรงดันไฟฟ้าขาเข้า ADC,ทีซี – เวลาในการแปลง เราได้การแทน (3.16) ลงใน (3.15)

(3.17).

หากอินพุตเป็นสัญญาณไซน์ที่มีความถี่ฉ

(3.18),

แล้วอนุพันธ์ของมันจะเท่ากัน

(3.19).

มันรับค่าสูงสุดเมื่อโคไซน์เท่ากับ 1 การแทนที่ (3.9) เป็น (3.7) โดยคำนึงถึงสิ่งนี้ เราจะได้

, หรือ

(3.20)

เวลาการแปลงอันจำกัดของ ADC นำไปสู่ข้อกำหนดในการจำกัดอัตราการเปลี่ยนแปลงของสัญญาณอินพุต เพื่อลดข้อผิดพลาดของรูรับแสง ฯลฯ เพื่อลดข้อจำกัดของอัตราการเปลี่ยนแปลงของสัญญาณอินพุต ADC ที่อินพุตตัวแปลง ที่เรียกว่า “อุปกรณ์เก็บตัวอย่าง” (SSD) (ติดตาม/ถือหน่วย - แผนภาพแบบง่ายของ UVH แสดงในรูปที่ 3.11

อุปกรณ์นี้มีโหมดการทำงานสองโหมด: โหมดสุ่มตัวอย่างและโหมดล็อค โหมดการสุ่มตัวอย่างสอดคล้องกับสถานะปิดของคีย์ส.ว. - ในโหมดนี้ แรงดันเอาต์พุตของ UVH จะทำซ้ำแรงดันไฟฟ้าอินพุต โหมดล็อคถูกเปิดใช้งานโดยคำสั่งจากปุ่มเปิดส.ว. - ในกรณีนี้ การเชื่อมต่อระหว่างอินพุตและเอาต์พุตของ UVH จะถูกขัดจังหวะ และสัญญาณเอาต์พุตจะถูกคงไว้ที่ระดับคงที่ซึ่งสอดคล้องกับระดับของสัญญาณอินพุต ณ เวลาที่ได้รับคำสั่งการตรึงเนื่องจากประจุที่สะสมบน ตัวเก็บประจุ ดังนั้น หากได้รับคำสั่งพักทันทีก่อนเริ่มการแปลง ADC สัญญาณเอาท์พุตของ UVH จะถูกคงไว้ที่ระดับคงที่ตลอดระยะเวลาการแปลงทั้งหมด หลังจากการแปลงเสร็จสิ้น UVH จะเปลี่ยนไปใช้โหมดสุ่มตัวอย่างอีกครั้ง การทำงานของ UVH จริงค่อนข้างแตกต่างจากกรณีในอุดมคติที่อธิบายไว้ (รูปที่ 3.12)

(3.21),

ที่ไหนฉ – ความถี่ของสัญญาณอินพุตเสื้อ – ค่าความไม่แน่นอนของรูรับแสง

ใน UVH จริง สัญญาณเอาท์พุตไม่สามารถคงไว้ซึ่งการเปลี่ยนแปลงโดยสิ้นเชิงในช่วงเวลาการแปลงที่มีจำกัด ตัวเก็บประจุจะค่อยๆ คลายประจุโดยกระแสอินพุตเล็กน้อยของบัฟเฟอร์เอาต์พุต เพื่อรักษาความแม่นยำที่ต้องการ ประจุของตัวเก็บประจุจะต้องไม่เปลี่ยนแปลงเกิน 0.5 ในระหว่างการแปลงยู แอลเอสบี.

ตัวแปลงดิจิตอลเป็นอนาล็อก โดยปกติจะติดตั้งที่เอาต์พุตของระบบไมโครโปรเซสเซอร์เพื่อแปลงรหัสเอาต์พุตให้เป็นสัญญาณอะนาล็อกที่จ่ายให้กับวัตถุควบคุมต่อเนื่อง ลักษณะคงที่ในอุดมคติของ DAC 3 บิตจะแสดงในรูปที่ 3.13

จุดเริ่มต้นลักษณะเฉพาะ กำหนดเป็นจุดที่สอดคล้องกับรหัสอินพุตแรก (ศูนย์)คุณ 00…0 . ลักษณะจุดสิ้นสุดกำหนดเป็นจุดที่สอดคล้องกับรหัสอินพุตสุดท้ายคุณ 11…1 - คำจำกัดความของช่วงแรงดันเอาต์พุต บิตที่มีนัยสำคัญน้อยที่สุดของหน่วยปริมาณ ข้อผิดพลาดออฟเซ็ตเป็นศูนย์ และข้อผิดพลาดค่าสัมประสิทธิ์การแปลงมีความคล้ายคลึงกับคุณลักษณะที่สอดคล้องกันของ ADC

จากมุมมองของการจัดโครงสร้าง DAC มีตัวเลือกในการสร้างตัวแปลงน้อยกว่ามาก โครงสร้างหลักของ DAC เรียกว่า "โซ่ R -2 แผนภาพ R” (รูปที่ 3.14)

มันง่ายที่จะแสดงว่ากระแสอินพุตของวงจรเป็นฉันใน = U REF / R และกระแสของการเชื่อมโยงต่อเนื่องกันของลูกโซ่อยู่ตามลำดับฉันเข้า /2 ฉันเข้า /4 ฉันเข้า /8 เป็นต้น ในการแปลงรหัสดิจิทัลอินพุตเป็นกระแสเอาต์พุต ก็เพียงพอที่จะรวบรวมกระแสทั้งหมดของแขนที่สอดคล้องกับกระแสในรหัสอินพุตที่จุดเอาต์พุตของตัวแปลง (รูปที่ 3.15)

หากเชื่อมต่อแอมพลิฟายเออร์ในการดำเนินงานเข้ากับจุดเอาท์พุตของคอนเวอร์เตอร์ ก็สามารถกำหนดแรงดันเอาท์พุตได้เป็น

(3.22),

ที่ไหนเค – ป้อนรหัสดิจิทัลเอ็น – ความลึกบิต DAC

DAC ที่มีอยู่ทั้งหมดแบ่งออกเป็นสองกลุ่มใหญ่: DAC ที่มีเอาท์พุตกระแสไฟ และ DAC ที่มีเอาท์พุตแรงดันไฟฟ้า ความแตกต่างระหว่างพวกเขาอยู่ที่การไม่มีหรือมีอยู่ขั้นตอนสุดท้ายบนแอมพลิฟายเออร์ในชิป DAC DAC ที่มีเอาต์พุตแรงดันไฟฟ้าเป็นอุปกรณ์ที่สมบูรณ์กว่าและต้องใช้ส่วนประกอบเพิ่มเติมในการทำงานน้อยลง อย่างไรก็ตาม ขั้นตอนสุดท้ายพร้อมกับพารามิเตอร์ของวงจรป่าไม้ จะกำหนดพารามิเตอร์ไดนามิกและความแม่นยำของ DAC การใช้แอมพลิฟายเออร์ปฏิบัติการความเร็วสูงที่แม่นยำบนชิปตัวเดียวกับ DAC มักจะทำได้ยาก ดังนั้น DAC ความเร็วสูงส่วนใหญ่จึงมีเอาต์พุตปัจจุบัน

ความไม่เชิงเส้นที่แตกต่างกันสำหรับ DAC หมายถึงค่าเบี่ยงเบนของระยะห่างระหว่างสองระดับที่อยู่ติดกันของสัญญาณอะนาล็อกเอาท์พุตจากค่าในอุดมคติยู แอลเอสบี - ค่าความไม่เป็นเชิงเส้นที่มีค่ามากอาจทำให้ DAC กลายเป็นแบบไม่โมโนโทนิกได้ ซึ่งหมายความว่าการเพิ่มรหัสดิจิทัลจะทำให้สัญญาณเอาท์พุตลดลงในบางส่วนของคุณสมบัติ (รูปที่ 3.16) สิ่งนี้อาจนำไปสู่การสร้างที่ไม่ต้องการในระบบ

ความไม่เชิงเส้นที่เป็นอินทิกรัล สำหรับ DAC ซึ่งหมายถึงค่าเบี่ยงเบนที่ยิ่งใหญ่ที่สุดของระดับสัญญาณเอาท์พุตอนาล็อกจากเส้นตรงที่ลากผ่านจุดที่สอดคล้องกับโค้ดแรกและโค้ดสุดท้ายหลังจากที่ปรับแล้ว

ตั้งเวลา DAC หมายถึงเวลาที่สัญญาณเอาท์พุต DAC จะถูกสร้างขึ้นในระดับที่กำหนดโดยมีข้อผิดพลาดไม่เกิน 0.5ยู แอลเอสบี หลังจากที่รหัสอินพุตเปลี่ยนจากค่า 00...0 เป็นค่า 11...1 หาก DAC มีการลงทะเบียนอินพุต เวลาในการปักหลักบางส่วนจะเกิดจากความล่าช้าคงที่ในการผ่านสัญญาณดิจิทัล และส่วนที่เหลือเท่านั้นที่เนื่องมาจากความเฉื่อยของวงจร DAC เอง ดังนั้นเวลาในการตกตะกอนมักจะไม่ได้วัดจากช่วงเวลาที่รหัสใหม่มาถึงอินพุต DAC แต่จากช่วงเวลาที่สัญญาณเอาท์พุตเริ่มเปลี่ยนแปลงซึ่งสอดคล้องกับรหัสใหม่จนกระทั่งสัญญาณเอาท์พุตถูกสร้างขึ้นด้วยความแม่นยำ 0.5U LSB (รูปที่ 3.17)

ในกรณีนี้ เวลาในการตกตะกอนจะกำหนดความถี่ในการสุ่มตัวอย่างสูงสุดของ DAC

(3.23),

ที่ไหน ส – เวลาก่อตั้ง

วงจรดิจิตอลอินพุตของ DAC มีความเร็วจำกัด นอกจากนี้ ความเร็วของการแพร่กระจายของสัญญาณที่สอดคล้องกับบิตต่างๆ ของรหัสอินพุตจะไม่เท่ากัน เนื่องจากการเปลี่ยนแปลงในพารามิเตอร์ขององค์ประกอบและคุณสมบัติของวงจร ด้วยเหตุนี้ แขนของวงจรแลดเดอร์ DAC จะไม่สลับพร้อมกันเมื่อมีโค้ดใหม่มาถึง แต่จะมีความล่าช้าบ้างซึ่งสัมพันธ์กัน สิ่งนี้นำไปสู่ความจริงที่ว่าในแผนภาพของแรงดันเอาต์พุตของ DAC เมื่อย้ายจากค่าสถานะคงที่หนึ่งไปยังอีกค่าหนึ่งจะสังเกตเห็นการกระชากของแอมพลิจูดและทิศทางต่างๆ (รูปที่ 3.18)

ตามอัลกอริธึมการทำงาน DAC เป็นตัวคาดการณ์แบบไม่มีลำดับซึ่งการตอบสนองความถี่สามารถแสดงได้ด้วยนิพจน์

(3.24),

ที่ไหน วส – ความถี่ในการสุ่มตัวอย่าง การตอบสนองความถี่แอมพลิจูดของ DAC แสดงในรูปที่ 3.20

เท่าที่เห็นที่ความถี่ 0.5วส สัญญาณที่สร้างขึ้นใหม่จะถูกลดทอนลง 3.92 เดซิเบล เมื่อเทียบกับส่วนประกอบความถี่ต่ำของสัญญาณ ดังนั้นจึงมีการบิดเบือนเล็กน้อยของสเปกตรัมของสัญญาณที่สร้างขึ้นใหม่ ในกรณีส่วนใหญ่ ความบิดเบี้ยวเล็กน้อยนี้จะไม่ส่งผลกระทบอย่างมีนัยสำคัญต่อประสิทธิภาพของระบบ อย่างไรก็ตาม ในกรณีที่จำเป็นต้องมีความเป็นเส้นตรงที่เพิ่มขึ้นของคุณลักษณะสเปกตรัมของระบบ (เช่น ในระบบประมวลผลเสียง) เพื่อปรับระดับสเปกตรัมผลลัพธ์ที่เอาต์พุต DAC จำเป็นต้องติดตั้งตัวกรองการฟื้นฟูพิเศษที่มีการตอบสนองความถี่เป็น ประเภท x/ซิน(x)

สัญญาณอะนาล็อกมีลักษณะเฉพาะด้วยพารามิเตอร์ทางเทคนิคหลายประการ หนึ่งในนั้นคือ: ตัวอย่างเช่น หูของมนุษย์ได้ยินสัญญาณที่มีความถี่ในช่วง 1 ถึง 22 kHz และแสงที่มองเห็นนั้นมีความถี่ที่วัดได้เป็นพันล้านเฮิรตซ์ ตัวอย่างของการบันทึกสัญญาณแอนะล็อกคือแผ่นเสียง ภาพถ่าย ภาพขาวดำและภาพสี เป็นตัวอย่างหนึ่งของการบันทึกสัญญาณแอนะล็อก

เกือบจะคุ้มค่าที่จะพูดสองสามคำเกี่ยวกับเรื่องนี้ในภายหลัง เพื่อให้งานที่อุปกรณ์ที่เรากำลังพิจารณาได้รับการแก้ไขชัดเจนยิ่งขึ้น

ADC แปลงเป็นดิจิทัล โดยทั่วไปแล้ว ตัวเลขที่สอดคล้องกับขนาดของสัญญาณ ณ เวลาที่วัดจะแสดงเป็นรหัสไบนารี่ การวัดแต่ละครั้งจะดำเนินการที่ความถี่เฉพาะ เรียกว่าความถี่เชิงปริมาณ

ความถี่ในการหาปริมาณขั้นต่ำที่รับรองว่าการสร้างสัญญาณขึ้นมาใหม่จะไม่ถูกบิดเบือนนั้นมีเหตุผลตามหลักทฤษฎี สัญญาณนี้ไม่มีการบิดเบือน และควรได้รับการกู้คืนที่เอาต์พุตของตัวแปลงดิจิทัลเป็นอนาล็อก ความถี่ในการหาปริมาณจะต้องมีความถี่สูงสุดอย่างน้อยสองความถี่ของสัญญาณที่แปลงแล้ว ตัวอย่างเช่น สำหรับการแปลงสัญญาณเสียงโดยไม่บิดเบือน ความถี่ในการวัดปริมาณ 44 kHz ก็เพียงพอแล้ว

ตอนนี้เป็นที่ชัดเจนว่ามันมีลำดับของรหัสไบนารี่ที่อินพุต ซึ่งจะต้องแปลงเป็นสัญญาณอะนาล็อกที่สอดคล้องกัน

ความน่าเชื่อถือในการดำเนินงานและอายุการใช้งานจะรวมอยู่ในตัวบ่งชี้ด้วย แต่พารามิเตอร์เหล่านี้ไม่ได้ขึ้นอยู่กับหลักการทำงานของ DAC แต่ขึ้นอยู่กับฐานองค์ประกอบและคุณภาพการสร้าง ไม่ว่าหลักการแปลงจะเป็นอย่างไร ตัวแปลงดิจิทัลเป็นอนาล็อกจะมีความโดดเด่นตามคุณลักษณะต่างๆ เช่น ช่วงไดนามิก ความแม่นยำในการแปลง และเวลา

ช่วงไดนามิกถูกกำหนดสำหรับอินพุตและเอาต์พุตของ DAC เป็นอัตราส่วนของค่าสูงสุดที่อินพุต (เอาต์พุต) ต่อค่าอินพุต (เอาต์พุต) ขั้นต่ำ

พารามิเตอร์เวลาตัวหนึ่งคือส่วนกลับของความถี่การหาปริมาณ เรียกว่าช่วงการหาปริมาณ เป็นที่ชัดเจนว่าสำหรับ DAC ค่านี้ถูกกำหนดโดย ADC ที่ใช้แปลงสัญญาณ

ปริมาณหลักที่แสดงลักษณะประสิทธิภาพของ DAC คือเวลาในการแปลง คุณต้องเลือกที่นี่: เวลาการแปลงนานขึ้นหมายถึง DAC ที่แม่นยำยิ่งขึ้น แต่ความเร็วของมันจะต่ำกว่า และในทางกลับกัน

เรามาดูหลักการบางประการของการแปลงดิจิทัลเป็นอนาล็อก โดยไม่ต้องให้สูตรและไดอะแกรม มีสองหลักการของการแปลง - ตามลำดับและขนาน

ตัวแปลงดิจิตอลเป็นอนาล็อกจะแปลงลำดับของรหัสดิจิทัลที่อินพุตเป็นลำดับของพัลส์สี่เหลี่ยมที่เอาต์พุต ความกว้างพัลส์และช่วงเวลาต่อมาจนกระทั่งพัลส์ถัดไปถูกกำหนดขึ้นอยู่กับค่าของรหัสไบนารี่ที่เข้ามา ดังนั้นที่เอาต์พุตของตัวกรองความถี่ต่ำผ่าน สัญญาณอะนาล็อกจะได้มาจากพัลส์ที่มาถึงอินพุตด้วยคาบที่แปรผันได้

ทำการแปลงแบบขนานโดยใช้ตัวต้านทานที่เชื่อมต่อแบบขนานกับแหล่งพลังงานที่เสถียร จำนวนความต้านทานเท่ากับความลึกบิตของโค้ดที่มาถึงอินพุต ค่าแนวต้านในหมวดลำดับสูงน้อยกว่าหมวดลำดับต่ำก่อนหน้า 2 เท่า มีกุญแจอยู่ในวงจรของความต้านทานแต่ละตัว รหัสอินพุตควบคุมสวิตช์ - โดยที่ 1 คือกระแสไหล ดังนั้นในวงจร กระแสไฟฟ้าจะถูกกำหนดโดยน้ำหนักของการคายประจุ และเครื่องแปลงสัญญาณดิจิทัลเป็นอนาล็อกที่เอาต์พุตจะมีกระแสรวมที่จะสอดคล้องกับรหัสไบนารี่ที่บันทึกไว้