Classification. ROM. Principes de construction et. Quel est le but du ROM ? Le ROM est le but de la variété ;

ROM- une mémoire rapide et non volatile, destinée à la lecture seule. Les informations y sont saisies une seule fois (généralement en usine) et stockées de manière permanente (lorsque l'ordinateur est allumé et éteint). La ROM stocke les informations constamment nécessaires sur l'ordinateur. Un ensemble de programmes situés dans la ROM constitue le BIOS (Basic Input Output System) du système d'entrée/sortie de base. Le BIOS (Basic Input Output System) est un ensemble de programmes conçus pour tester automatiquement les appareils après avoir allumé l'ordinateur et chargé le système d'exploitation dans la RAM.

La ROM contient :

Des programmes de test qui vérifient le bon fonctionnement de ses unités à chaque fois que vous allumez l'ordinateur ;

Programmes de contrôle des périphériques de base - lecteur de disque, moniteur, clavier ;

Informations sur l'emplacement du système d'exploitation sur le disque.

Types de ROM :

ROM avec la programmation par masque, c'est une mémoire dans laquelle les informations sont écrites une fois pour toutes lors du processus de fabrication des circuits intégrés à semi-conducteurs. Les périphériques de stockage en lecture seule ne sont utilisés que dans les cas où une production de masse est impliquée, car La fabrication de masques pour circuits intégrés à usage privé coûte assez cher.

BAL DE PROMO(mémoire morte programmable).

La programmation ROM est une opération unique, c'est-à-dire les informations une fois enregistrées dans la PROM ne peuvent pas être modifiées ultérieurement.

EPROM(mémoire morte programmable effaçable). Lorsqu'il travaille avec, l'utilisateur peut le programmer puis effacer les informations enregistrées.

EIPZU(mémoire morte électriquement variable). Sa programmation et sa modification s'effectuent à l'aide de moyens électriques. Contrairement à l'EPROM, aucun périphérique externe spécial n'est requis pour effacer les informations stockées dans l'EPROM.

Visuellement, la RAM et la ROM peuvent être imaginées comme un ensemble de cellules dans lesquelles des octets d'informations individuels sont écrits. Chaque cellule a son propre numéro et la numérotation commence à zéro. Le numéro de cellule est l'adresse d'octet.

Le processeur central, lorsqu'il travaille avec la RAM, doit indiquer l'adresse de l'octet qu'il souhaite lire dans la mémoire ou écrire dans la mémoire. Bien entendu, vous ne pouvez lire que les données de la ROM. Le processeur écrit les données lues dans la RAM ou la ROM dans sa mémoire interne, qui est structurée de la même manière que la RAM, mais fonctionne beaucoup plus rapidement et a une capacité ne dépassant pas des dizaines d'octets.

Le processeur ne peut traiter que les données qui se trouvent dans sa mémoire interne, RAM ou ROM. Tous ces types de périphériques de mémoire sont appelés périphériques de mémoire interne et sont généralement situés directement sur la carte mère de l'ordinateur (la mémoire interne du processeur est située dans le processeur lui-même).

Mémoire cache. L'échange de données au sein du processeur est beaucoup plus rapide que l'échange de données entre le processeur et la RAM. Par conséquent, afin de réduire le nombre d'accès à la RAM, une super-RAM ou mémoire cache est créée à l'intérieur du processeur. Lorsque le processeur a besoin de données, il accède d’abord à la mémoire cache, et ce n’est que lorsqu’il n’y a pas de données nécessaires qu’il accède à la RAM. Plus le cache est grand, plus il est probable que les données dont vous avez besoin s'y trouvent. Par conséquent, les processeurs hautes performances ont des tailles de cache plus grandes.

Il y a des caches L1(fonctionne sur la même puce que le processeur et a un volume de l'ordre de plusieurs dizaines de kilo-octets), deuxième niveau (effectué sur une puce distincte, mais dans les limites du processeur, avec un volume de cent Ko ou plus) et le troisième niveau (effectué sur des puces haute vitesse distinctes situées sur la carte mère et avec un volume d'un ou plusieurs Mo ).

Pendant le fonctionnement, le processeur traite les données situées dans ses registres, sa RAM et les ports du processeur externe. Certaines données sont interprétées comme des données elles-mêmes, certaines données sont interprétées comme des données d'adresse et d'autres sont interprétées comme des commandes. L'ensemble des différentes instructions qu'un processeur peut exécuter sur des données forme le système d'instructions du processeur. Plus le jeu d'instructions du processeur est grand, plus son architecture est complexe, plus les commandes sont écrites en octets et plus le temps d'exécution moyen des instructions est long.

Périphériques de mémoire morte (ROM) de type dynamique

Les microcircuits ROM selon la méthode de programmation, c'est-à-dire la saisie d'informations, sont divisés en trois groupes de ROM, programmables une seule fois par le fabricant en utilisant la méthode d'un photomasque personnalisé (masque), de masques ROM (ROM, ROM), ROM, programmables une seule fois par l'utilisateur en utilisant la méthode de gravure de cavaliers fusibles sur puce (PROM, PROM), ROM, programmables à plusieurs reprises par l'utilisateur, ROM reprogrammables (RPM, EPROM).

Figure 15. Conception d'une puce ROM de masque sur des structures bipolaires.

Figure 16. Éléments de mémoire ROM sur transistors MOS avec tension de seuil programmable

Les propriétés communes de toutes les puces ROM sont leur organisation multi-bits (dictionnaire), leur mode de lecture comme mode de fonctionnement principal et leur non-volatilité. Dans le même temps, ils présentent également des différences significatives dans la méthode de programmation, les modes de lecture et la manipulation lors de l'utilisation. Par conséquent, il est conseillé de considérer chaque groupe de puces ROM séparément.

Les microcircuits PZUM sont fabriqués à l'aide des technologies bipolaires TTL, TTLSh, canal N, canal P et KMDP. Le principe de construction de la plupart des microcircuits du groupe PZUM est le même et peut être représenté par la structure des microcircuits K155PE21--KI55PE24 (Fig. 15) Les principaux éléments du schéma structurel sont : une matrice d'éléments de mémoire, des décodeurs de lignes DCX et DCY, sélecteurs (touches de sélection de colonne), pilote d'adresse, amplificateurs de détection. La matrice est constituée d'un réseau de signaux électroniques, dont chacun est situé à l'intersection d'une ligne et d'une colonne. L'élément mémoire PZUM est un cavalier résistif ou semi-conducteur (diode, transistor) entre une ligne et une colonne. Les informations sont saisies dans la matrice lors du processus de fabrication du microcircuit et cette opération s'effectue principalement selon deux méthodes technologiques différentes.

Parmi les microcircuits PZUM de différentes séries (tableau 1), beaucoup disposent d'un firmware standard. Par exemple, dans les microcircuits PZUM K155PE21 - K.155PE24, les codes des lettres des alphabets russe PE21, latin PE22, des signes et chiffres arithmétiques PE23 et des caractères supplémentaires PE24 sont écrits respectivement. Ensemble, ces microcircuits forment un générateur de caractères de 96 caractères au format 7X5.

L'un des microcircuits de la série KR555PE4 contient un firmware pour 160 caractères correspondant au code d'échange d'informations 8 bits KOI 2--8 avec un format de caractères 7X11. Le microcircuit KMSh56RE2 contient un firmware pour les codes de caractères alphanumériques.

Le microcircuit K505REZ possède une liste importante de modifications avec le firmware standard.

Deux microcircuits K505REZ-002, K.505REZ-003 utilisés conjointement contiennent des codes pour les lettres des alphabets russe et latin, des chiffres, des caractères arithmétiques et supplémentaires et sont utilisés comme générateur de 96 caractères au format 7X9 avec balayage horizontal des caractères.

Tableau 1. Puces ROM de masque

Les modifications 0059, 0060 ont le même objectif, mais génèrent des caractères au format 5X7. Les modifications 0040 à 0049 contiennent des coefficients de micrologiciel pour la transformée de Fourier rapide. Un certain nombre de modifications contiennent un firmware pour la fonction sinusoïdale de 0 à 90° avec une résolution de 10" (0051, 0052), de 0 à 45° (0068, 0069) et de 45 à 90° (0070,. 0071) avec une résolution de 5". Les modifications 0080, 0081 contiennent un firmware pour la fonction Y = X" pour X = 1 ... 128.

Les modifications du microcircuit KR568PE2 contiennent un firmware standard pour les symboles de code télégraphique international n° 2 formats 5X7 et 7X9 (0001), les symboles des alphabets russe et latin, les tables de codes, les nombres et les signes arithmétiques (0003, 0Q11), les fonctions sinusoïdales de 0 à 90° (0309), assembleur (0303--0306), éditeur de texte (0301, 0302).

Le microcircuit KR568RE2--0001 possède le firmware des codes télégraphiques internationaux n° 2 et 5, et le KR568REZ-0002 dispose d'un éditeur de texte pour assembleur.

Les modifications du microcircuit KR1610PE1 -0100 - KR1610PE1 -0107 contiennent un micrologiciel pour le logiciel du micro-ordinateur Iskra.

Les microcircuits PZUM mentionnés avec un micrologiciel standard doivent être considérés comme des exemples ; le nombre de ces microcircuits et leurs modifications sont en constante augmentation.

Pour programmer les microcircuits PZUM à la demande de l'utilisateur, le cahier des charges prévoit un bon de commande.

Les puces ROM fonctionnent dans les modes suivants : stockage (sans échantillonnage) et lecture. Pour lire les informations, il est nécessaire de soumettre un code d'adresse et des signaux de commande d'activation. L'affectation des broches du microcircuit PZUM est illustrée à la Fig. 17

Les signaux de commande peuvent être fournis au niveau 1 si l'entrée CS est directe (Fig. 17, b), ou 0^ si l'entrée est inverse (Fig. 17, d).

De nombreux microcircuits disposent de plusieurs entrées de commande (Fig. 17, a), généralement reliées par un opérateur logique spécifique. Dans de tels microcircuits, il est nécessaire d'appliquer une certaine combinaison de signaux aux entrées de commande, par exemple 00 (Fig. 17, a) ou 110 (Fig. 17, c), afin de former une condition d'autorisation de lecture

Le principal paramètre dynamique des puces RAM est le temps d’échantillonnage des adresses. S'il est nécessaire de déclencher les signaux de sortie, des impulsions doivent être envoyées aux entrées de commande CS après réception du code d'adresse. Dans ce cas, lors du calcul du temps de lecture, il faut prendre en compte le temps d'établissement du signal CS par rapport à l'adresse et au temps de sélection. Le microcircuit KR1610PE1 dispose d'un signal OE supplémentaire pour contrôler la sortie.

Les signaux de sortie de toutes les puces PZUM ont des niveaux TTL. Les sorties sont construites principalement selon un circuit à trois états.

Figure 17. Puces ROM de masque

Pour réduire la consommation d'énergie, certains microcircuits, par exemple K.596PE1, permettent l'utilisation d'un mode d'alimentation pulsée, dans lequel l'alimentation est fournie au microcircuit uniquement lors de la lecture d'informations.

Une tendance constante vers la complexité fonctionnelle de la mémoire LSI est également évidente dans les puces ROM : des unités d'interface sont intégrées dans leur structure pour s'interfacer avec un bus standard et pour combiner les puces dans un module ROM sans décodeurs K1801PE1 supplémentaires. K1809RE1, dispositifs d'autosurveillance et de correction d'erreurs KA596RE2, K563RE2.

Les microcircuits K1801 PE 1 et K1809 PE1 ont de nombreux points communs dans leur fonction, leur conception et leurs modes de fonctionnement. L'affectation des broches du microcircuit est illustrée à la Fig. 17, i. Les deux microcircuits sont conçus pour fonctionner dans le cadre d'un équipement doté d'un backbone système standard pour un micro-ordinateur : un dispositif de contrôle (contrôleur) intégré à leur structure permet de connecter les microcircuits directement au backbone. En tant que puces ROM, elles contiennent une matrice d'une capacité de 65384 EP, des registres et des décodeurs de codes d'adresse, des sélecteurs et ont une organisation 4KX16 bits. Les informations sont saisies à l'aide de fiches de commande par le fabricant.

La structure comprend également un registre de 3 bits avec un code d'adresse de microcircuit câblé et un circuit de comparaison pour sélectionner un microcircuit dans le bus. La présence d'un dispositif d'adressage intégré permet de connecter simultanément jusqu'à huit microcircuits au backbone sans dispositifs d'interface supplémentaires

Une caractéristique des microcircuits, de par leur fonction, est la combinaison des entrées d'adresse Al-A15 et des sorties de données DOo-DO15. Les pilotes de sortie sont réalisés selon un circuit à trois états. Les trois bits de poids fort du code d'adresse Ats-A13 sont destinés à la sélection du microcircuit, les bits restants Ats-At sont destinés à la sélection du mot lu. L'autorisation de recevoir l'adresse principale est générée par un circuit de comparaison basé sur le résultat de la comparaison des adresses reçues et « câblées » du microcircuit. L'adresse reçue est fixée dans le registre d'adresses et les entrées et sorties passent dans le troisième état.

Le système de signaux de contrôle comprend : DIN - autorisation de lire les données de la RAM (sinon RD) ; SYNC -- synchronisation

échange (sinon CE - résolution d'accès), CS - sélection de puce, RPLY - signal de sortie de préparation des données

accompagne les informations DOo--DO15 lues sur l'autoroute.

Le mode stockage est assuré par les signaux SYNC = 1 ou CS = 1. En mode lecture, le temps d'accès à la puce est déterminé par le signal SYNC = 0. En plus de cela, des signaux de code d'adresse sont envoyés aux broches ADOi--ADO15 et CS =0. Si l'adresse ADO15--ADO13 coïncide avec l'adresse du microcircuit, l'adresse du mot lu est reçue dans le registre d'entrée, et les broches ADO,--ADO15 passent au troisième état. Le mot lu de la matrice est ​. ​écrit dans le registre des données de sortie et, lorsque le signal DIN = 0, apparaît aux sorties PO0 --RO)