Μετατροπή αναλογικού σε ψηφιακό για αρχάριους. Σύγχρονοι μετατροπείς ψηφιακού σε αναλογικό DAC
Αυτό το άρθρο εξετάζει τα κύρια ζητήματα σχετικά με την αρχή λειτουργίας διαφόρων τύπων ADC. Ταυτόχρονα, ορισμένοι σημαντικοί θεωρητικοί υπολογισμοί σχετικά με τη μαθηματική περιγραφή της μετατροπής αναλογικού σε ψηφιακό έμειναν εκτός του πεδίου εφαρμογής του άρθρου, αλλά παρέχονται σύνδεσμοι όπου ο ενδιαφερόμενος αναγνώστης μπορεί να βρει μια πιο εις βάθος εξέταση των θεωρητικών πτυχών του τη λειτουργία του ADC. Έτσι, το άρθρο ασχολείται περισσότερο με την κατανόηση των γενικών αρχών λειτουργίας των ADC παρά με μια θεωρητική ανάλυση της λειτουργίας τους.
Εισαγωγή
Ως σημείο εκκίνησης, ας ορίσουμε τη μετατροπή αναλογικού σε ψηφιακό. Η μετατροπή αναλογικού σε ψηφιακό είναι η διαδικασία μετατροπής ενός φυσικού μεγέθους εισόδου στην αριθμητική του αναπαράσταση. Ένας μετατροπέας αναλογικού σε ψηφιακό είναι μια συσκευή που εκτελεί μια τέτοια μετατροπή. Τυπικά, η τιμή εισόδου του ADC μπορεί να είναι οποιαδήποτε φυσική ποσότητα - τάση, ρεύμα, αντίσταση, χωρητικότητα, ρυθμός επανάληψης παλμών, γωνία περιστροφής άξονα κ.λπ. Ωστόσο, για λόγους βεβαιότητας, στα ακόλουθα, με τον όρο ADC θα εννοούμε αποκλειστικά μετατροπείς τάσης σε κώδικα.
Η έννοια της μετατροπής αναλογικού σε ψηφιακό συνδέεται στενά με την έννοια της μέτρησης. Με τον όρο μέτρηση εννοούμε τη διαδικασία σύγκρισης της μετρούμενης τιμής με κάποιο πρότυπο με μετατροπή αναλογικού σε ψηφιακό, η τιμή εισόδου συγκρίνεται με κάποια τιμή αναφοράς (συνήθως μια τάση αναφοράς). Έτσι, η μετατροπή αναλογικού σε ψηφιακό μπορεί να θεωρηθεί ως μέτρηση της τιμής του σήματος εισόδου και όλες οι έννοιες της μετρολογίας, όπως τα σφάλματα μέτρησης, ισχύουν για αυτό.
Κύρια χαρακτηριστικά του ADC
Το ADC έχει πολλά χαρακτηριστικά, τα κυριότερα είναι η συχνότητα μετατροπής και το βάθος bit. Η συχνότητα μετατροπής εκφράζεται συνήθως σε δείγματα ανά δευτερόλεπτο (SPS) και το βάθος bit είναι σε bit. Οι σύγχρονοι ADC μπορούν να έχουν πλάτος bit έως και 24 bit και ταχύτητα μετατροπής έως και μονάδες GSPS (φυσικά, όχι ταυτόχρονα). Όσο υψηλότερη είναι η ταχύτητα και η χωρητικότητα bit, τόσο πιο δύσκολο είναι να αποκτηθούν τα απαιτούμενα χαρακτηριστικά, τόσο πιο ακριβός και πολύπλοκος είναι ο μετατροπέας. Η ταχύτητα μετατροπής και το βάθος bit σχετίζονται μεταξύ τους με έναν συγκεκριμένο τρόπο και μπορούμε να αυξήσουμε το πραγματικό βάθος bit μετατροπής θυσιάζοντας την ταχύτητα.
Τύποι ADC
Υπάρχουν πολλοί τύποι ADC, αλλά για τους σκοπούς αυτού του άρθρου θα περιοριστούμε στην εξέταση μόνο των ακόλουθων τύπων:
- Παράλληλη μετατροπή ADC (άμεση μετατροπή, flash ADC)
- Διαδοχική προσέγγιση ADC (SAR ADC)
- ADC delta-sigma (ADC με ισορροπία χρέωσης)
Τα ADC άμεσης (παράλληλης) μετατροπής έχουν την υψηλότερη ταχύτητα και το χαμηλότερο βάθος bit. Για παράδειγμα, η παράλληλη μετατροπή ADC TLC5540 από την Texas Instruments έχει ταχύτητα 40MSPS με μόνο 8 bit. Τα ADC αυτού του τύπου μπορούν να έχουν ταχύτητα μετατροπής έως και 1 GSPS. Μπορεί να σημειωθεί εδώ ότι τα ADC με διοχέτευση έχουν ακόμη μεγαλύτερη ταχύτητα, αλλά είναι ένας συνδυασμός πολλών ADC με χαμηλότερη ταχύτητα και η εξέτασή τους ξεφεύγει από το πεδίο εφαρμογής αυτού του άρθρου.
Η μεσαία θέση στη σειρά bit-rate-speed καταλαμβάνεται από διαδοχικές προσεγγίσεις ADC. Οι τυπικές τιμές είναι 12-18 bit με συχνότητα μετατροπής 100KSPS-1MSPS.
Η υψηλότερη ακρίβεια επιτυγχάνεται από ADCs sigma-delta με πλάτος bit έως και 24 bit συμπεριλαμβανομένων και ταχύτητα από μονάδες SPS σε μονάδες KSPS.
Ένας άλλος τύπος ADC που έχει βρει χρήση στο πρόσφατο παρελθόν είναι το ενσωματωμένο ADC. Οι ενσωματωμένοι ADC έχουν πλέον αντικατασταθεί σχεδόν πλήρως από άλλους τύπους ADC, αλλά μπορούν να βρεθούν σε παλαιότερα όργανα μέτρησης.
Άμεση μετατροπή ADC
Τα ADC απευθείας μετατροπής έγιναν ευρέως διαδεδομένα στις δεκαετίες του 1960 και του 1970 και άρχισαν να παράγονται ως ολοκληρωμένα κυκλώματα τη δεκαετία του 1980. Συχνά χρησιμοποιούνται ως μέρος ADC «σωλήνων» (δεν συζητείται σε αυτό το άρθρο) και έχουν χωρητικότητα 6-8 bit με ταχύτητα έως και 1 GSPS.
Η αρχιτεκτονική ADC άμεσης μετατροπής φαίνεται στο Σχ. 1
Ρύζι. 1. Μπλοκ διάγραμμα άμεσης μετατροπής ADC
Η αρχή λειτουργίας του ADC είναι εξαιρετικά απλή: το σήμα εισόδου τροφοδοτείται ταυτόχρονα σε όλες τις «θετικές» εισόδους των συγκριτών και μια σειρά από τάσεις τροφοδοτείται στις «αρνητικές» που λαμβάνονται από την τάση αναφοράς διαιρώντας τις με αντιστάσεις. R. Για το κύκλωμα στο Σχ. 1 αυτή η σειρά θα είναι ως εξής: (1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16) Uref, όπου Uref είναι η τάση αναφοράς ADC.
Αφήστε μια τάση ίση με 1/2 Uref να εφαρμοστεί στην είσοδο ADC. Στη συνέχεια, οι 4 πρώτοι συγκριτές θα λειτουργήσουν (αν μετρήσετε από κάτω) και οι λογικοί θα εμφανιστούν στις εξόδους τους. Ο κωδικοποιητής προτεραιότητας θα σχηματίσει έναν δυαδικό κώδικα από μια "στήλη" από αυτές, που καταγράφεται στον καταχωρητή εξόδου.
Τώρα τα πλεονεκτήματα και τα μειονεκτήματα ενός τέτοιου μετατροπέα γίνονται σαφή. Όλοι οι συγκριτές λειτουργούν παράλληλα, ο χρόνος καθυστέρησης του κυκλώματος είναι ίσος με τον χρόνο καθυστέρησης σε έναν συγκριτή συν τον χρόνο καθυστέρησης στον κωδικοποιητή. Ο συγκριτής και ο κωδικοποιητής μπορούν να κατασκευαστούν πολύ γρήγορα, με αποτέλεσμα όλο το κύκλωμα να έχει πολύ υψηλή απόδοση.
Αλλά για να ληφθούν N bit, χρειάζονται 2^N συγκριτές (και η πολυπλοκότητα του κωδικοποιητή αυξάνεται επίσης ως 2^N). Σχέδιο στο Σχ. 1. περιέχει 8 συγκρίσεις και έχει 3 bit, για να αποκτήσετε 8 bit χρειάζεστε 256 συγκριτές, για 10 bit - 1024 συγκριτές, για ένα ADC 24 bit θα χρειάζονταν πάνω από 16 εκατομμύρια, ωστόσο, η τεχνολογία δεν έχει φτάσει ακόμη σε τέτοια ύψη.
διαδοχική προσέγγιση ADC
Ένας μετατροπέας αναλογικού σε ψηφιακό καταχωρητή διαδοχικής προσέγγισης (SAR) μετρά το μέγεθος του σήματος εισόδου εκτελώντας μια σειρά από διαδοχικές «σταθμίσεις», δηλαδή συγκρίσεις της τιμής της τάσης εισόδου με μια σειρά τιμών που παράγονται ως εξής:
1. Στο πρώτο βήμα, η έξοδος του ενσωματωμένου μετατροπέα ψηφιακού σε αναλογικό ρυθμίζεται σε τιμή ίση με 1/2Uref (εφεξής υποθέτουμε ότι το σήμα βρίσκεται στο διάστημα (0 – Uref).
2. εάν το σήμα είναι μεγαλύτερο από αυτήν την τιμή, τότε συγκρίνεται με την τάση που βρίσκεται στο μέσο του υπολειπόμενου διαστήματος, δηλαδή, σε αυτήν την περίπτωση, 3/4Uref. Εάν το σήμα είναι μικρότερο από το καθορισμένο επίπεδο, τότε η επόμενη σύγκριση θα γίνει με λιγότερο από το μισό του υπολειπόμενου διαστήματος (δηλαδή με επίπεδο 1/4Uref).
3. Το βήμα 2 επαναλαμβάνεται Ν φορές. Έτσι, οι N συγκρίσεις («σταθμίσεις») παράγουν N bit του αποτελέσματος.
Ρύζι. 2. Μπλοκ διάγραμμα διαδοχικής προσέγγισης ADC.
Έτσι, η διαδοχική προσέγγιση ADC αποτελείται από τους ακόλουθους κόμβους:
1. Συγκριτής. Συγκρίνει την τιμή εισόδου και την τρέχουσα τιμή της τάσης «στάθμισης» (στο Σχ. 2, που υποδεικνύεται με ένα τρίγωνο).
2. Μετατροπέας ψηφιακού σε αναλογικό (DAC). Παράγει μια τιμή τάσης "βάρους" με βάση τον ψηφιακό κωδικό που λαμβάνεται στην είσοδο.
3. Μητρώο Διαδοχικής Προσέγγισης (SAR). Εφαρμόζει έναν διαδοχικό αλγόριθμο προσέγγισης, δημιουργώντας την τρέχουσα τιμή του κώδικα που τροφοδοτείται στην είσοδο DAC. Ολόκληρη η αρχιτεκτονική του ADC πήρε το όνομά του.
4. Σχήμα Sample/Hold (Sample/Hold, S/H). Για τη λειτουργία αυτού του ADC, είναι θεμελιωδώς σημαντικό η τάση εισόδου να παραμένει σταθερή καθ' όλη τη διάρκεια του κύκλου μετατροπής. Ωστόσο, τα «πραγματικά» σήματα τείνουν να αλλάζουν με την πάροδο του χρόνου. Το κύκλωμα δειγματοληψίας και διατήρησης «θυμάται» την τρέχουσα τιμή του αναλογικού σήματος και το διατηρεί αμετάβλητο σε όλο τον κύκλο λειτουργίας της συσκευής.
Το πλεονέκτημα της συσκευής είναι η σχετικά υψηλή ταχύτητα μετατροπής: ο χρόνος μετατροπής ενός ADC N-bit είναι N κύκλοι ρολογιού. Η ακρίβεια μετατροπής περιορίζεται από την ακρίβεια του εσωτερικού DAC και μπορεί να είναι 16-18 bit (τα ADC SAR 24-bit έχουν αρχίσει να εμφανίζονται, για παράδειγμα, AD7766 και AD7767).
Delta-Sigma ADC
Τέλος, ο πιο ενδιαφέρον τύπος ADC είναι το σίγμα-δέλτα ADC, που μερικές φορές ονομάζεται ADC με ισορροπία φορτίου στη βιβλιογραφία. Το μπλοκ διάγραμμα του ADC sigma-delta φαίνεται στο Σχ. 3.
Εικ.3. Μπλοκ διάγραμμα ενός ADC σίγμα-δέλτα.
Η αρχή λειτουργίας αυτού του ADC είναι κάπως πιο περίπλοκη από αυτή άλλων τύπων ADC. Η ουσία του είναι ότι η τάση εισόδου συγκρίνεται με την τιμή τάσης που συσσωρεύεται από τον ολοκληρωτή. Παλμοί θετικής ή αρνητικής πολικότητας παρέχονται στην είσοδο του ολοκληρωτή, ανάλογα με το αποτέλεσμα της σύγκρισης. Έτσι, αυτό το ADC είναι ένα απλό σύστημα παρακολούθησης: η τάση στην έξοδο του ολοκληρωτή «παρακολουθεί» την τάση εισόδου (Εικ. 4). Το αποτέλεσμα αυτού του κυκλώματος είναι ένα ρεύμα μηδενικών και μονάδων στην έξοδο του συγκριτή, το οποίο στη συνέχεια διέρχεται από ένα ψηφιακό χαμηλοπερατό φίλτρο, με αποτέλεσμα ένα αποτέλεσμα N-bit. LPF στο Σχ. 3. Συνδυάζεται με «αποδεκατιστή», μια συσκευή που μειώνει τη συχνότητα των αναγνώσεων «αποδεκατίζοντάς τες».
Ρύζι. 4. Sigma-delta ADC ως σύστημα παρακολούθησης
Για λόγους αυστηρότητας της παρουσίασης, πρέπει να ειπωθεί ότι στο Σχ. Το σχήμα 3 δείχνει ένα μπλοκ διάγραμμα ενός ADC σίγμα-δέλτα πρώτης τάξης. Το ADC sigma-delta δεύτερης τάξης έχει δύο ολοκληρωτές και δύο βρόχους ανάδρασης, αλλά δεν θα συζητηθεί εδώ. Όσοι ενδιαφέρονται για αυτό το θέμα μπορούν να ανατρέξουν.
Στο Σχ. Το σχήμα 5 δείχνει τα σήματα στο ADC στο μηδενικό επίπεδο εισόδου (πάνω) και στο επίπεδο Vref/2 (κάτω).
Ρύζι. 5. Σήματα στο ADC σε διαφορετικά επίπεδα σήματος εισόδου.
Τώρα, χωρίς να εμβαθύνουμε σε περίπλοκη μαθηματική ανάλυση, ας προσπαθήσουμε να καταλάβουμε γιατί οι ADCs sigma-delta έχουν πολύ χαμηλό επίπεδο θορύβου.
Ας εξετάσουμε το μπλοκ διάγραμμα του διαμορφωτή σίγμα-δέλτα που φαίνεται στο Σχ. 3 και παρουσιάστε το με αυτή τη μορφή (Εικ. 6):
Ρύζι. 6. Μπλοκ διάγραμμα διαμορφωτή σίγμα-δέλτα
Εδώ ο συγκριτής αναπαρίσταται ως αθροιστής που προσθέτει το συνεχές επιθυμητό σήμα και τον θόρυβο κβαντοποίησης.
Αφήστε τον ολοκληρωτή να έχει συνάρτηση μεταφοράς 1/s. Στη συνέχεια, αντιπροσωπεύοντας το χρήσιμο σήμα ως X(s), την έξοδο του διαμορφωτή sigma-delta ως Y(s) και τον θόρυβο κβαντοποίησης ως E(s), λαμβάνουμε τη συνάρτηση μεταφοράς ADC:
Y(s) = X(s)/(s+1) + E(s)s/(s+1)
Δηλαδή, στην πραγματικότητα, ο διαμορφωτής sigma-delta είναι ένα χαμηλοπερατό φίλτρο (1/(s+1)) για το χρήσιμο σήμα και ένα υψιπερατό φίλτρο (s/(s+1)) για το θόρυβο, και τα δύο φίλτρα που έχουν την ίδια συχνότητα αποκοπής. Ο θόρυβος που συγκεντρώνεται στην περιοχή υψηλών συχνοτήτων του φάσματος αφαιρείται εύκολα από ένα ψηφιακό χαμηλοπερατό φίλτρο, το οποίο βρίσκεται μετά τον διαμορφωτή.
Ρύζι. 7. Το φαινόμενο της «μετατόπισης» του θορύβου στο τμήμα υψηλής συχνότητας του φάσματος
Ωστόσο, πρέπει να γίνει κατανοητό ότι αυτή είναι μια εξαιρετικά απλοποιημένη εξήγηση του φαινομένου της διαμόρφωσης θορύβου σε ένα ADC σίγμα-δέλτα.
Έτσι, το κύριο πλεονέκτημα του sigma-delta ADC είναι η υψηλή του ακρίβεια, λόγω του εξαιρετικά χαμηλού επιπέδου του δικού του θορύβου. Ωστόσο, για να επιτευχθεί υψηλή ακρίβεια, είναι απαραίτητο η συχνότητα αποκοπής του ψηφιακού φίλτρου να είναι όσο το δυνατόν χαμηλότερη, πολλές φορές μικρότερη από τη συχνότητα λειτουργίας του διαμορφωτή σίγμα-δέλτα. Επομένως, οι ADCs sigma-delta έχουν χαμηλή ταχύτητα μετατροπής.
Μπορούν να χρησιμοποιηθούν στη μηχανική ήχου, αλλά η κύρια χρήση τους είναι στον βιομηχανικό αυτοματισμό για τη μετατροπή σημάτων αισθητήρων, σε όργανα μέτρησης και σε άλλες εφαρμογές όπου απαιτείται υψηλή ακρίβεια. αλλά δεν απαιτείται υψηλή ταχύτητα.
Λίγη ιστορία
Η παλαιότερη αναφορά ενός ADC στην ιστορία είναι πιθανώς το δίπλωμα ευρεσιτεχνίας Paul M. Rainey, "Facsimile Telegraph System", U.S. Ευρεσιτεχνία 1,608,527, Κατατέθηκε στις 20 Ιουλίου 1921, Εκδόθηκε στις 30 Νοεμβρίου 1926. Η συσκευή που απεικονίζεται στο δίπλωμα ευρεσιτεχνίας είναι στην πραγματικότητα ένα ADC άμεσης μετατροπής 5-bit.
Ρύζι. 8. Πρώτο δίπλωμα ευρεσιτεχνίας για την ADC
Ρύζι. 9. Άμεση μετατροπή ADC (1975)
Η συσκευή που φαίνεται στο σχήμα είναι ένα ADC MOD-4100 άμεσης μετατροπής που κατασκευάστηκε από την Computer Labs, που κατασκευάστηκε το 1975, συναρμολογημένο χρησιμοποιώντας διακριτούς συγκριτές. Υπάρχουν 16 συγκριτές (βρίσκονται σε ημικύκλιο προκειμένου να εξισωθεί η καθυστέρηση μετάδοσης του σήματος σε κάθε συγκριτή), επομένως, το ADC έχει πλάτος μόνο 4 bit. Ταχύτητα μετατροπής 100 MSPS, κατανάλωση ισχύος 14 watt.
Το παρακάτω σχήμα δείχνει μια προηγμένη έκδοση του ADC άμεσης μετατροπής.
Ρύζι. 10. Άμεση μετατροπή ADC (1970)
Το 1970 VHS-630, που κατασκευάστηκε από τα Computer Labs, περιείχε 64 συγκριτές, ήταν 6-bit, 30 MSPS και κατανάλωνε 100 watt (η έκδοση του 1975 VHS-675 είχε 75 MSPS και κατανάλωνε 130 Watt).
Βιβλιογραφία
W. Kester. ADC Architectures I: The Flash Converter. Αναλογικές συσκευές, MT-020 Tutorial.
DAC– Μετατροπείς ψηφιακού σε αναλογικό – συσκευές σχεδιασμένες να μετατρέπουν ένα διακριτό (ψηφιακό) σήμα σε συνεχές (αναλογικό). Η μετατροπή πραγματοποιείται ανάλογα με τον δυαδικό κώδικα του σήματος.
Ταξινόμηση DAC
Ανά τύπο σήματος εξόδου: με έξοδο ρεύματος και τάση εξόδου.
Ανά τύπο ψηφιακής διεπαφής: με σειριακή είσοδο και με παράλληλη εισαγωγή κωδικού εισόδου.
Με τον αριθμό των DAC στο τσιπ: μονοκάναλο και πολυκαναλικό.
Με ταχύτητα: μέτρια ταχύτητα και υψηλή ταχύτητα.
Βασικές παράμετροι DAC:
1. N – βάθος bit.
2. Μέγιστο ρεύμα εξόδου.
4. Το μέγεθος της τάσης αναφοράς.
5. Ψήφισμα.
6. Έλεγχος των επιπέδων τάσης (TTL ή CMOS).
7. Σφάλματα μετατροπής (σφάλμα μηδενικής μετατόπισης εξόδου, απόλυτο σφάλμα μετατροπής, μη γραμμικότητα μετατροπής, διαφορική μη γραμμικότητα). 8. Χρόνος μετατροπής – το χρονικό διάστημα από τη στιγμή που παρουσιάζεται (υποβάλλεται) ο κωδικός έως τη στιγμή που εμφανίζεται το σήμα εξόδου.
9. Χρόνος καθίζησης αναλογικού σήματος
Τα κύρια στοιχεία του DAC είναι:
Πίνακες αντίστασης (ένα σύνολο διαιρετών με συγκεκριμένο TCR, με συγκεκριμένη απόκλιση 2%, 5% ή λιγότερο) μπορούν να ενσωματωθούν στο IC.
Διακόπτες (σε διπολικά τρανζίστορ ή MOS).
Πηγή τάσης αναφοράς.
Βασικά κυκλώματα κατασκευής DAC.
21. ADC. Γενικές προμήθειες. Συχνότητα δειγματοληψίας. Ταξινόμηση ADC. Αρχή λειτουργίας παράλληλου ADC.
Ανάλογα με την ταχύτητα λειτουργίας, τα ADC χωρίζονται σε:
1. ADC παράλληλης μετατροπής (παράλληλα ADC) - ADC υψηλής ταχύτητας, έχουν πολύπλοκη χρήση υλικού της μονάδας GHz.Ανάλυση N = 8-12 bit, Fg = δεκάδες MHz
2. ADC διαδοχικής προσέγγισης (διαδοχική μέτρηση) έως 10 MHz. ανάλυση N = 10-16 bit, Fg = δεκάδες kHz
3. Ολοκλήρωση ADC εκατοντάδων Hz.ανάλυση N = 16-24 bit, Fg = δεκάδες
4. Μονάδες ADC Sigma-delta MHz.ανάλυση N = 16-24 bit, Fg = εκατοντάδες Hz
22. Σειριακή καταμέτρηση ADC. Λειτουργική αρχή.
23. ADC διαδοχικών προσεγγίσεων. Λειτουργική αρχή.
Αυτός ο κωδικός από την έξοδο του RPP τροφοδοτείται στο DAC, το οποίο παράγει την αντίστοιχη τάση 3/4Uinmax, η οποία συγκρίνεται με την Uin (στο CC) και το αποτέλεσμα γράφεται στο ίδιο bit με τον τέταρτο παλμό ρολογιού. Στη συνέχεια, η διαδικασία συνεχίζεται μέχρι να αναλυθούν όλα τα ψηφία.
Χρόνος μετατροπής SAR ADC:
tpr = 2nTG, όπου TG είναι η περίοδος επανάληψης παλμών της γεννήτριας. n – Χωρητικότητα bit ADC.
Τέτοιοι ADC είναι κατώτεροι σε ταχύτητα από τους ADC παράλληλου τύπου, αλλά είναι φθηνότεροι και καταναλώνουν λιγότερη ενέργεια. Παράδειγμα: 1113PV1.
24. Αρχή λειτουργίας ενός ολοκληρωμένου τύπου ADC.
Η αρχή λειτουργίας ενός ολοκληρωμένου ADC βασίζεται σε δύο βασικές αρχές:
1. Μετατροπή της τάσης εισόδου σε συχνότητα ή διάρκεια παλμού (χρόνος)
Uin → f (VLF – μετατροπέας τάσης-συχνότητας)
2. Μετατροπή συχνότητας ή διάρκειας (χρόνος) σε ψηφιακό κωδικό
f → N; Τ→Ν.
Το κύριο σφάλμα προκαλείται από το VLF.
Αυτός ο τύπος ADC εκτελεί τη μετατροπή σε δύο στάδια.
Στο πρώτο στάδιο, το αναλογικό σήμα εισόδου ενσωματώνεται και αυτή η ενσωματωμένη τιμή μετατρέπεται σε μια ακολουθία παλμών. Ο ρυθμός επανάληψης των παλμών σε αυτήν την ακολουθία ή η διάρκειά τους διαμορφώνεται από την ενσωματωμένη τιμή του σήματος εισόδου.
Στο δεύτερο στάδιο, αυτή η ακολουθία παλμών μετατρέπεται σε ψηφιακό κωδικό - μετράται η συχνότητα ή η διάρκειά του παλμού.
Διαμόρφωση πλάτους παλμού DAC
Πυκνωτής DAC με σειριακή μεταγωγή
Παράλληλοι DAC
DAC με άθροισμα ρευμάτων βάρους
DAC σε τρέχουσες πηγές
Σχηματισμός του σήματος εξόδου με τη μορφή τάσης
Πυκνωτής παράλληλης μεταγωγής DAC
DAC με άθροισμα τάσης
Διεπαφές μετατροπέα D/A
Σειριακή είσοδος DAC
DAC με διεπαφή δεδομένων παράλληλης εισόδου
Εφαρμογή DAC
Χειρισμός υπογεγραμμένων αριθμών
Πολλαπλασιαστές και διαιρέτες συναρτήσεων
Εξασθέντες και ολοκληρωτές σε DAC
Απευθείας ψηφιακά συστήματα σύνθεσης σήματος
Παράμετροι DAC
Μετατροπείς ψηφιακού σε αναλογικό
Ένας μετατροπέας ψηφιακού σε αναλογικό (DAC) έχει σχεδιαστεί για να μετατρέπει έναν αριθμό, που συνήθως ορίζεται ως δυαδικός κωδικός, σε τάση ή ρεύμα ανάλογο με την τιμή του ψηφιακού κωδικού. Το κύκλωμα των μετατροπέων ψηφιακού σε αναλογικό είναι πολύ διαφορετικό. Στο Σχ. Το σχήμα 1 δείχνει ένα σχήμα ταξινόμησης του DAC σύμφωνα με τα χαρακτηριστικά του κυκλώματος του. Επιπλέον, τα IC των μετατροπέων ψηφιακού σε αναλογικό ταξινομούνται σύμφωνα με τα ακόλουθα κριτήρια:
Ανά τύπο σήματος εξόδου: με έξοδο ρεύματος και τάση εξόδου
Ανά τύπο ψηφιακής διεπαφής: με σειριακή είσοδο και με παράλληλη εισαγωγή κωδικού εισόδου
Με τον αριθμό των DAC στο τσιπ: μονοκάναλο και πολυκάναλο
Με ταχύτητα: μέτρια και υψηλή ταχύτητα
Ρύζι. 1. Ταξινόμηση DAC
DAC με άθροισμα ρευμάτων βάρους
Τα περισσότερα παράλληλα κυκλώματα DAC βασίζονται στο άθροισμα των ρευμάτων, η ισχύς καθενός από τα οποία είναι ανάλογη με το βάρος του ψηφιακού δυαδικού bit, και μόνο τα ρεύματα bit των οποίων η τιμή είναι ίση με 1, πρέπει να αθροιστούν για να μετατρέψετε έναν δυαδικό κώδικα τεσσάρων bit σε αναλογικό σήμα ρεύματος. Το τέταρτο, πιο σημαντικό ψηφίο (MSB) θα έχει βάρος 2 3 = 8, το τρίτο ψηφίο θα έχει 2 2 = 4, το δεύτερο θα έχει 2 1 = 2 και το λιγότερο σημαντικό ψηφίο θα έχει 2 0 = 1. Εάν το βάρος του MZR Εγώ MZR = 1 mA, τότε Εγώ SZR =8 mA, και το μέγιστο ρεύμα εξόδου του μετατροπέα Εγώμέγιστη έξοδος = 15 mA και αντιστοιχεί στον κωδικό 1111 2. Είναι σαφές ότι ο κωδικός 1001 2, για παράδειγμα, θα αντιστοιχεί Εγώέξοδος = 9 mA, κ.λπ. Κατά συνέπεια, είναι απαραίτητο να κατασκευαστεί ένα κύκλωμα που να διασφαλίζει την παραγωγή και μεταγωγή ακριβών ρευμάτων ζύγισης σύμφωνα με δεδομένους νόμους. Το απλούστερο διάγραμμα που εφαρμόζει αυτή την αρχή φαίνεται στο Σχ. 3.
ΜΕ 
Οι αντιστάσεις των αντιστάσεων επιλέγονται έτσι ώστε όταν οι διακόπτες είναι κλειστοί, να διαρρέει ρεύμα που αντιστοιχεί στο βάρος της εκφόρτισης. Το κλειδί πρέπει να είναι κλειστό όταν το αντίστοιχο bit της λέξης εισόδου είναι ίσο με ένα. Το ρεύμα εξόδου καθορίζεται από τη σχέση 
Με υψηλή χωρητικότητα bit του DAC, οι αντιστάσεις ρύθμισης ρεύματος πρέπει να αντιστοιχίζονται με υψηλή ακρίβεια. Οι πιο αυστηρές απαιτήσεις ακρίβειας επιβάλλονται στις αντιστάσεις των υψηλότερων ψηφίων, καθώς η εξάπλωση των ρευμάτων σε αυτές δεν πρέπει να υπερβαίνει το ρεύμα του ψηφίου χαμηλής τάξης. Επομένως, η αντίσταση εξαπλώθηκε κ-το ψηφίο πρέπει να είναι μικρότερο από
R/R=2 – κ
Από αυτή τη συνθήκη προκύπτει ότι η εξάπλωση της αντίστασης της αντίστασης, για παράδειγμα, στο τέταρτο ψηφίο δεν πρέπει να υπερβαίνει το 3%, και στο 10ο ψηφίο - 0,05%, κ.λπ.
Το εξεταζόμενο σχέδιο, με όλη του την απλότητα, έχει μια ολόκληρη δέσμη μειονεκτημάτων. Πρώτον, για διαφορετικούς κωδικούς εισόδου, το ρεύμα που καταναλώνεται από την πηγή τάσης αναφοράς (RPS) θα είναι διαφορετικό και αυτό θα επηρεάσει την τιμή της τάσης εξόδου RES. Δεύτερον, οι τιμές αντίστασης των αντιστάσεων βάρους μπορεί να διαφέρουν κατά χιλιάδες φορές, και αυτό καθιστά πολύ δύσκολη την εφαρμογή αυτών των αντιστάσεων σε IC ημιαγωγών. Επιπλέον, η αντίσταση των αντιστάσεων υψηλής τάξης σε DAC πολλαπλών bit μπορεί να είναι συγκρίσιμη με την αντίσταση του κλειστού διακόπτη και αυτό θα οδηγήσει σε σφάλμα μετατροπής. Τρίτον, σε αυτό το κύκλωμα, εφαρμόζεται σημαντική τάση στους ανοιχτούς διακόπτες, γεγονός που περιπλέκει την κατασκευή τους.
Αυτές οι αδυναμίες εξαλείφθηκαν στο κύκλωμα AD7520 DAC (οικιακό ανάλογο του 572PA1), που αναπτύχθηκε από την Analog Devices το 1973, το οποίο είναι πλέον ουσιαστικά ένα βιομηχανικό πρότυπο (πολλά σειριακά μοντέλα DAC κατασκευάζονται σύμφωνα με αυτό). Το υποδεικνυόμενο διάγραμμα φαίνεται στο Σχ. 4. Τα τρανζίστορ MOS χρησιμοποιούνται εδώ ως διακόπτες.
Ρύζι. 4. Κύκλωμα DAC με διακόπτες και μήτρα σταθερής αντίστασης
Σε αυτό το κύκλωμα, η ρύθμιση των συντελεστών στάθμισης των σταδίων του μετατροπέα πραγματοποιείται με διαδοχική διαίρεση της τάσης αναφοράς χρησιμοποιώντας μια μήτρα αντίστασης σταθερής σύνθετης αντίστασης. Το κύριο στοιχείο μιας τέτοιας μήτρας είναι ένας διαιρέτης τάσης (Εικ. 5), ο οποίος πρέπει να πληροί την ακόλουθη προϋπόθεση: εάν είναι φορτωμένο με αντίσταση R n, τότε η σύνθετη αντίσταση εισόδου του Rτο inx πρέπει επίσης να πάρει την τιμή R n. Συντελεστής αποδυνάμωσης αλυσίδας = U 2 /U 1 σε αυτό το φορτίο πρέπει να έχει την καθορισμένη τιμή. Όταν πληρούνται αυτές οι συνθήκες, λαμβάνουμε τις ακόλουθες εκφράσεις για αντιστάσεις:
σύμφωνα με το Σχ. 4.
Αφού σε οποιαδήποτε θέση των διακοπτών μικρό κσυνδέουν τους κάτω ακροδέκτες των αντιστάσεων στον κοινό δίαυλο κυκλώματος, η πηγή τάσης αναφοράς είναι φορτωμένη με σταθερή αντίσταση εισόδου Rσε = R. Αυτό διασφαλίζει ότι η τάση αναφοράς παραμένει αμετάβλητη για οποιονδήποτε κωδικό εισόδου DAC.
Σύμφωνα με το Σχ. 4, τα ρεύματα εξόδου του κυκλώματος καθορίζονται από τις σχέσεις
|
|
|
|
και το ρεύμα εισόδου
|
|
Από τους κάτω ακροδέκτες των αντιστάσεων 2 Rπίνακες για οποιαδήποτε κατάσταση διακόπτη μικρό κσυνδεδεμένο με τον κοινό δίαυλο κυκλώματος μέσω της χαμηλής αντίστασης των κλειστών διακοπτών, οι τάσεις στους διακόπτες είναι πάντα μικρές, μέσα σε λίγα χιλιοστά βολτ. Αυτό απλοποιεί την κατασκευή διακοπτών και κυκλωμάτων ελέγχου και επιτρέπει τη χρήση τάσεων αναφοράς από ένα ευρύ φάσμα, συμπεριλαμβανομένων διαφορετικών πολικοτήτων. Δεδομένου ότι το ρεύμα εξόδου DAC εξαρτάται από U op linear (βλέπε (8)), μετατροπείς αυτού του τύπου μπορούν να χρησιμοποιηθούν για τον πολλαπλασιασμό ενός αναλογικού σήματος (εφαρμόζοντάς το στην είσοδο τάσης αναφοράς) με έναν ψηφιακό κωδικό. Τέτοια DAC ονομάζονται πολλαπλασιάζοντας(MDAC).
Η ακρίβεια αυτού του κυκλώματος μειώνεται από το γεγονός ότι για DAC υψηλών bit, είναι απαραίτητο να ταιριάζει η αντίσταση R 0 διακόπτες με ρεύματα εκφόρτισης. Αυτό είναι ιδιαίτερα σημαντικό για κλειδιά υψηλής παραγγελίας. Για παράδειγμα, στο 10-bit AD7520 DAC, τα βασικά MOSFET των έξι πιο σημαντικών bit είναι διαφορετικά ως προς την περιοχή και την αντίστασή τους RΤο 0 αυξάνεται σύμφωνα με τον δυαδικό κώδικα (20, 40, 80, ..., 640 Ohm). Με αυτόν τον τρόπο, οι πτώσεις τάσης στους διακόπτες των πρώτων έξι bit εξισώνονται (έως 10 mV), γεγονός που εξασφαλίζει μονοτονία και γραμμικότητα της μεταβατικής απόκρισης DAC. Το 12-bit DAC 572PA2 έχει διαφορική μη γραμμικότητα έως και 0,025% (1 LSB).
Διάλεξη Νο. 3
"Μετατροπή αναλογικού σε ψηφιακό και ψηφιακό σε αναλογικό."
Στα συστήματα μικροεπεξεργαστών, ο ρόλος ενός στοιχείου παλμού εκτελείται από έναν μετατροπέα αναλογικού σε ψηφιακό (ADC) και τον ρόλο ενός παρεκβολέα από έναν μετατροπέα ψηφιακού σε αναλογικό (DAC).
Μετατροπή αναλογικού σε ψηφιακόσυνίσταται στη μετατροπή των πληροφοριών που περιέχονται σε ένα αναλογικό σήμα σε ψηφιακό κωδικό . Μετατροπή ψηφιακού σε αναλογικόέχει σχεδιαστεί για να εκτελεί την αντίστροφη εργασία, δηλ. μετατρέψτε έναν αριθμό που αναπαρίσταται ως ψηφιακός κωδικός σε ισοδύναμο αναλογικό σήμα.
Τα ADC, κατά κανόνα, εγκαθίστανται στα κυκλώματα ανάδρασης των ψηφιακών συστημάτων ελέγχου για τη μετατροπή των αναλογικών σημάτων ανάδρασης σε κωδικούς που γίνονται αντιληπτοί από το ψηφιακό μέρος του συστήματος. Οτι. Τα ADC εκτελούν διάφορες λειτουργίες, όπως: δειγματοληψία χρόνου, κβαντοποίηση επιπέδου, κωδικοποίηση. Ένα γενικευμένο μπλοκ διάγραμμα του ADC φαίνεται στο Σχ. 3.1.
Ένα σήμα με τη μορφή ρεύματος ή τάσης παρέχεται στην είσοδο του ADC, το οποίο κβαντοποιείται ανά επίπεδο κατά τη διάρκεια της διαδικασίας μετατροπής. Το ιδανικό στατικό χαρακτηριστικό ενός ADC 3 bit φαίνεται στο Σχ. 3.2.
 |
Τα σήματα εισόδου μπορούν να λάβουν οποιαδήποτε τιμή στην περιοχή από - Umax σε Umax , και οι έξοδοι αντιστοιχούν σε οκτώ (2 3) διακριτά επίπεδα. Η τιμή της τάσης εισόδου στην οποία λαμβάνει χώρα μια μετάβαση από μια τιμή του κωδικού εξόδου ADC σε μια άλλη γειτονική τιμή ονομάζεται τάση μετάβασης διακωδικών. Η διαφορά μεταξύ δύο γειτονικών τιμών μεταβάσεων ενδοκώδικα ονομάζεται βήμα κβαντισμούή μονάδα του λιγότερο σημαντικού bit (LSB).Το σημείο εκκίνησης των χαρακτηριστικών μετασχηματισμούείναι το σημείο που ορίζεται από την τιμή του σήματος εισόδου, που ορίζεται ως
(3.1),
όπου U 0.1 – τάση της πρώτης μετάβασης διακωδικών, U LSB – βήμα κβαντισμού ( LSB – Λιγότερο σημαντικό κομμάτι ). η μετατροπή αντιστοιχεί στην τάση εισόδου που καθορίζεται από τη σχέση
(3.2).
Το εύρος τάσης εισόδου ADC περιορίζεται σε U 0,1 και U N-1,N που ονομάζεται εύρος τάσης εισόδου.
(3.3).
Εύρος τάσης εισόδου και τιμή LSBΝ -bit ADC και DAC συνδέονται με την αναλογία
(3.4).
Τάση
(3.5)
που ονομάζεται τάση πλήρους κλίμακας ( FSR – Εύρος πλήρους κλίμακας ). Συνήθως, αυτή η παράμετρος καθορίζεται από το επίπεδο εξόδου της πηγής τάσης αναφοράς που είναι συνδεδεμένη στο ADC. Το μέγεθος του βήματος κβαντισμού ή της μονάδας του λιγότερο σημαντικού ψηφίου, π.χ. ίσο με
(3.6),
και την τιμή της μονάδας του πιο σημαντικού ψηφίου
(3.7).
Όπως φαίνεται από το Σχ. 3.2, κατά τη διαδικασία μετατροπής εμφανίζεται ένα σφάλμα που δεν υπερβαίνει το μισό της τιμής του λιγότερο σημαντικού bit U LSB /2.
Υπάρχουν διάφορες μέθοδοι μετατροπής αναλογικού σε ψηφιακό, που διαφέρουν ως προς την ακρίβεια και την ταχύτητα. Στις περισσότερες περιπτώσεις, αυτά τα χαρακτηριστικά είναι ανταγωνιστικά μεταξύ τους. Επί του παρόντος, τέτοιοι τύποι μετατροπέων όπως ADC διαδοχικών προσεγγίσεων (εξισορρόπηση bitwise), ενσωμάτωση ADC, παράλληλες (Λάμψη ) ADC, «σίγμα-δέλτα» ADC, κ.λπ.
Το μπλοκ διάγραμμα της διαδοχικής προσέγγισης ADC φαίνεται στο Σχ. 3.3.
Τα κύρια στοιχεία της συσκευής είναι ένας συγκριτής (K), ένας μετατροπέας ψηφιακού σε αναλογικό (DAC) και ένα κύκλωμα λογικού ελέγχου. Η αρχή της μετατροπής βασίζεται σε μια διαδοχική σύγκριση του επιπέδου σήματος εισόδου με τα επίπεδα σήματος που αντιστοιχούν σε διάφορους συνδυασμούς του κώδικα εξόδου και στον σχηματισμό του προκύπτοντος κώδικα με βάση τα αποτελέσματα των συγκρίσεων. Η σειρά των συγκριτικών κωδικών ικανοποιεί τον κανόνα των μισών. Στην αρχή της μετατροπής, ο κωδικός εισόδου DAC ορίζεται σε μια κατάσταση στην οποία όλα τα bit εκτός από τα πιο σημαντικά είναι 0 και το πιο σημαντικό είναι 1. Με αυτόν τον συνδυασμό, μια τάση ίση με το μισό εύρος τάσης εισόδου δημιουργείται στο την έξοδο DAC. Αυτή η τάση συγκρίνεται με την τάση εισόδου στον συγκριτή. Εάν το σήμα εισόδου είναι μεγαλύτερο από το σήμα που προέρχεται από το DAC, τότε το πιο σημαντικό bit του κωδικού εξόδου ορίζεται στο 1, διαφορετικά επαναφέρεται στο 0. Στον επόμενο κύκλο ρολογιού, ο κωδικός που σχηματίζεται μερικώς με αυτόν τον τρόπο είναι και πάλι που λαμβάνεται στην είσοδο του DAC, το επόμενο bit ορίζεται σε ένα και η σύγκριση επαναλαμβάνεται. Η διαδικασία συνεχίζεται μέχρι να συγκριθεί το λιγότερο σημαντικό bit. Οτι. σχηματίζωΝ -Απαιτείται κωδικός εξόδου bitΝ πανομοιότυποι στοιχειώδεις κύκλοι σύγκρισης. Αυτό σημαίνει ότι, αν και άλλα πράγματα είναι ίσα, η απόδοση ενός τέτοιου ADC μειώνεται καθώς αυξάνεται η χωρητικότητα bit του. Τα εσωτερικά στοιχεία της διαδοχικής προσέγγισης ADC (DAC και συγκριτής) πρέπει να έχουν ακρίβεια μεγαλύτερη από το μισό του λιγότερο σημαντικού bit του ADC.
Μπλοκ διάγραμμα παραλλήλου (Λάμψη ) Το ADC φαίνεται στο Σχ. 3.4.
Σε αυτήν την περίπτωση, η τάση εισόδου παρέχεται αμέσως για σύγκριση με τις εισόδους με το ίδιο όνομαΝ -1 συγκριτικά. Οι αντίθετες είσοδοι των συγκριτών τροφοδοτούνται με σήματα από έναν διαιρέτη τάσης υψηλής ακρίβειας, ο οποίος είναι συνδεδεμένος σε μια πηγή τάσης αναφοράς. Σε αυτή την περίπτωση, οι τάσεις από τις εξόδους του διαχωριστή κατανέμονται ομοιόμορφα σε όλο το εύρος των αλλαγών στο σήμα εισόδου. Ο κωδικοποιητής προτεραιότητας παράγει ένα ψηφιακό σήμα εξόδου που αντιστοιχεί στον υψηλότερο συγκριτή με το σήμα εξόδου ενεργοποιημένο. Οτι. για την παροχήΝ -απαιτείται μετατροπή bit 2Ν διαχωριστικές αντιστάσεις και 2Ν -1 συγκριτικός. Αυτή είναι μια από τις πιο γρήγορες μεθόδους μετατροπής. Ωστόσο, με μεγάλη χωρητικότητα απαιτεί μεγάλο κόστος υλικού. Η ακρίβεια όλων των αντιστάσεων διαιρέτη και σύγκρισης πρέπει και πάλι να είναι καλύτερη από τη μισή τιμή LSB.
Το μπλοκ διάγραμμα του ADC διπλής ολοκλήρωσης φαίνεται στο Σχ. 3.5.
 |
Τα κύρια στοιχεία του συστήματος είναι ένας αναλογικός διακόπτης που αποτελείται από κλειδιάΝΔ 1, ΝΔ 2, ΝΔ 3, ολοκληρωτής I, συγκριτής Κ και μετρητής C. Η διαδικασία μετατροπής αποτελείται από τρεις φάσεις (Εικ. 3.6).
 |
Στην πρώτη φάση το κλειδί είναι κλειστό S.W. 1 και τα υπόλοιπα κλειδιά είναι ανοιχτά. Μέσω κλειστού κλειδιού S.W. 1, η τάση εισόδου εφαρμόζεται σε έναν ολοκληρωτή, ο οποίος ενσωματώνει το σήμα εισόδου σε ένα σταθερό χρονικό διάστημα. Μετά από αυτό το χρονικό διάστημα, η στάθμη του σήματος εξόδου του ολοκληρωτή είναι ανάλογη με την τιμή του σήματος εισόδου. Στο δεύτερο στάδιο του μετασχηματισμού, το κλειδί S.W. 1 ανοίγει και το κλειδί S.W. 2 κλείνει και ένα σήμα από την πηγή τάσης αναφοράς παρέχεται στην είσοδο του ολοκληρωτή. Ο πυκνωτής ολοκληρωτή αποφορτίζεται από την τάση που συσσωρεύεται στο πρώτο διάστημα μετατροπής με σταθερό ρυθμό ανάλογο με την τάση αναφοράς. Αυτό το στάδιο συνεχίζεται έως ότου η τάση εξόδου του ολοκληρωτή πέσει στο μηδέν, όπως υποδεικνύεται από την έξοδο του συγκριτή, ο οποίος συγκρίνει το σήμα του ολοκληρωτή με το μηδέν. Η διάρκεια του δεύτερου σταδίου είναι ανάλογη με την τάση εισόδου του μετατροπέα. Κατά τη διάρκεια ολόκληρου του δεύτερου σταδίου, παλμοί υψηλής συχνότητας με βαθμονομημένη συχνότητα αποστέλλονται στον μετρητή. Οτι. Μετά το δεύτερο στάδιο, οι ενδείξεις του ψηφιακού μετρητή είναι ανάλογες της τάσης εισόδου. Χρησιμοποιώντας αυτή τη μέθοδο, μπορεί να επιτευχθεί πολύ καλή ακρίβεια χωρίς να τίθενται υψηλές απαιτήσεις για την ακρίβεια και τη σταθερότητα των εξαρτημάτων. Συγκεκριμένα, η σταθερότητα της χωρητικότητας του ολοκληρωτή μπορεί να μην είναι υψηλή, καθώς οι κύκλοι φόρτισης και εκφόρτισης συμβαίνουν με ρυθμό αντιστρόφως ανάλογο της χωρητικότητας. Επιπλέον, τα σφάλματα μετατόπισης και μετατόπισης συγκριτή αντισταθμίζονται ξεκινώντας και τελειώνοντας κάθε βήμα μετατροπής στην ίδια τάση. Για να αυξηθεί η ακρίβεια, χρησιμοποιείται το τρίτο στάδιο μετατροπής, όταν ο ολοκληρωτής εισέρχεται μέσω ενός κλειδιού S.W. 3 δίνεται ένα σήμα μηδέν. Επειδή ο ίδιος ολοκληρωτής και ο ίδιος συγκριτής χρησιμοποιούνται σε αυτό το βήμα, η αφαίρεση της τιμής του σφάλματος εξόδου στο μηδέν από την επόμενη μέτρηση μπορεί να αντισταθμίσει τα σφάλματα που σχετίζονται με μετρήσεις κοντά στο μηδέν. Δεν επιβάλλονται αυστηρές απαιτήσεις ακόμη και στη συχνότητα των παλμών ρολογιού που φτάνουν στον μετρητή, γιατί ένα σταθερό χρονικό διάστημα στο πρώτο στάδιο της μετατροπής σχηματίζεται από τους ίδιους παλμούς. Αυστηρές απαιτήσεις επιβάλλονται μόνο στο ρεύμα εκφόρτισης, δηλ. στην πηγή τάσης αναφοράς. Το μειονέκτημα αυτής της μεθόδου μετατροπής είναι η χαμηλή απόδοση.
Τα ADC χαρακτηρίζονται από έναν αριθμό παραμέτρων που καθιστούν δυνατή την επιλογή μιας συγκεκριμένης συσκευής με βάση τις απαιτήσεις για το σύστημα. Όλες οι παράμετροι ADC μπορούν να χωριστούν σε δύο ομάδες: στατικές και δυναμικές. Οι πρώτοι καθορίζουν τα χαρακτηριστικά ακρίβειας της συσκευής όταν εργάζονται με σταθερό ή αργά μεταβαλλόμενο σήμα εισόδου και οι δεύτεροι χαρακτηρίζουν την απόδοση της συσκευής ως διατήρηση της ακρίβειας καθώς αυξάνεται η συχνότητα του σήματος εισόδου.
Η στάθμη κβαντισμού που βρίσκεται κοντά στο μηδέν του σήματος εισόδου αντιστοιχεί σε τάσεις μετάβασης διακώδικα -0,5 U LSB και 0,5 U LSB (το πρώτο εμφανίζεται μόνο στην περίπτωση διπολικού σήματος εισόδου). Ωστόσο, σε πραγματικές συσκευές, αυτές οι τάσεις μετάβασης ενδοκώδικα μπορεί να διαφέρουν από αυτές τις ιδανικές τιμές. Η απόκλιση των πραγματικών επιπέδων αυτών των τάσεων μετάβασης ενδοκώδικα από τις ιδανικές τιμές τους ονομάζεται διπολικό σφάλμα μηδενικής μετατόπισης (Διπολικό μηδενικό σφάλμα ) Και μονοπολικό σφάλμα μηδενικής μετατόπισης (Σφάλμα μηδενικής μετατόπισης ) αντίστοιχα. Για εύρη διπολικής μετατροπής, χρησιμοποιείται συνήθως το μηδενικό σφάλμα μετατόπισης και για μονοπολικές περιοχές μετατροπής, συνήθως χρησιμοποιείται το σφάλμα μονοπολικής μετατόπισης. Αυτό το σφάλμα οδηγεί σε παράλληλη μετατόπιση του χαρακτηριστικού πραγματικού μετασχηματισμού σε σχέση με το ιδανικό χαρακτηριστικό κατά μήκος του άξονα της τετμημένης (Εικ. 3.7).
 |
Απόκλιση της στάθμης του σήματος εισόδου που αντιστοιχεί στην τελευταία μετάβαση του ενδοκώδικα από την ιδανική τιμή του U FSR -1,5 U LSB , που ονομάζεται πλήρους κλίμακας σφάλμα (Σφάλμα πλήρους κλίμακας).
Αναλογία μετατροπής ADC ονομάζεται η εφαπτομένη της γωνίας κλίσης της ευθείας που διασχίζεται από τα σημεία έναρξης και τέλους του χαρακτηριστικού πραγματικού μετασχηματισμού. Η διαφορά μεταξύ των πραγματικών και των ιδανικών τιμών του συντελεστή μετατροπής ονομάζεται σφάλμα συντελεστή μετατροπής (Σφάλμα κέρδους ) (Εικ. 3.7) Περιλαμβάνει σφάλματα στα άκρα της κλίμακας, αλλά δεν περιλαμβάνει σφάλματα στο μηδέν της κλίμακας. Για το μονοπολικό εύρος ορίζεται ως η διαφορά μεταξύ του σφάλματος πλήρους κλίμακας και του μονοπολικού σφάλματος μηδενικής μετατόπισης και για το διπολικό εύρος ορίζεται ως η διαφορά μεταξύ του σφάλματος πλήρους κλίμακας και του διπολικού σφάλματος μηδενικής μετατόπισης. Στην πραγματικότητα, σε κάθε περίπτωση, αυτή είναι μια απόκλιση της ιδανικής απόστασης μεταξύ της τελευταίας και της πρώτης μετάβασης διακωδικών (ίση με U FSR -2 U LSB ) από την πραγματική του αξία.
Τα σφάλματα μηδενικής μετατόπισης και απολαβής μπορούν να αντισταθμιστούν ρυθμίζοντας τον προενισχυτή ADC. Για να γίνει αυτό, πρέπει να έχετε ένα βολτόμετρο με ακρίβεια όχι χειρότερη από 0,1 U LSB . Για να διασφαλίσετε την ανεξαρτησία αυτών των δύο σφαλμάτων, διορθώστε πρώτα το μηδενικό σφάλμα μετατόπισης και μετά το σφάλμα του συντελεστή μετατροπής.Για να διορθώσετε το σφάλμα μηδενικής μετατόπισης ADC, πρέπει:
1. Ρυθμίστε την τάση εισόδου ακριβώς στο 0,5 U LSB ;
2. Ρυθμίστε τη μετατόπιση του προενισχυτή ADC έως ότου ο ADC μεταβεί στην κατάσταση 00…01.
Για να διορθώσετε το σφάλμα του συντελεστή μετατροπής είναι απαραίτητο:
1. Ρυθμίστε την τάση εισόδου ακριβώς στο επίπεδο U FSR -1,5 U LSB ;
2. Ρυθμίστε το κέρδος του προενισχυτή ADC έως ότου ο ADC μεταβεί στην κατάσταση 11...1.
Λόγω της ατέλειας των στοιχείων του κυκλώματος ADC, τα βήματα σε διαφορετικά σημεία των χαρακτηριστικών ADC διαφέρουν μεταξύ τους σε μέγεθος και δεν είναι ίσα U LSB (Εικ. 3.8).
 |
Απόκλιση της απόστασης μεταξύ των μεσαίων σημείων δύο γειτονικών βημάτων κβαντισμού από την ιδανική τιμή του βήματος κβαντισμού U LSB που ονομάζεται διαφορική μη γραμμικότητα (DNL – Διαφορική μη γραμμικότητα).Εάν DNL μεγαλύτερο ή ίσο με U LSB , τότε το ADC μπορεί να έχει τους λεγόμενους «κώδικες που λείπουν» (Εικ. 3.3). Αυτό συνεπάγεται μια τοπική απότομη αλλαγή στον συντελεστή μετάδοσης ADC, η οποία στα συστήματα ελέγχου κλειστού βρόχου μπορεί να οδηγήσει σε απώλεια σταθερότητας.
Για εκείνες τις εφαρμογές όπου είναι σημαντικό να διατηρείται το σήμα εξόδου με δεδομένη ακρίβεια, είναι σημαντικό οι κωδικοί εξόδου ADC να ταιριάζουν όσο το δυνατόν περισσότερο με τις τάσεις μετάβασης μεταξύ των κωδικών. Η μέγιστη απόκλιση του κέντρου του βήματος κβαντισμού στο πραγματικό χαρακτηριστικό ADC από το γραμμικό χαρακτηριστικό ονομάζεται ολοκληρωτική μη γραμμικότητα (INL – Integral Nonlinearity) ήσχετική ακρίβεια (Σχετική Ακρίβεια) ADC (Εικ. 3.9).
 |
Το γραμμικοποιημένο χαρακτηριστικό αντλείται μέσω των ακραίων σημείων του χαρακτηριστικού πραγματικού μετασχηματισμού, αφού αυτά έχουν βαθμονομηθεί, δηλ. Τα σφάλματα μηδενικής μετατόπισης και συντελεστή μετατροπής έχουν εξαλειφθεί.
Είναι σχεδόν αδύνατο να αντισταθμιστούν τα σφάλματα στη διαφορική και ολοκληρωτική μη γραμμικότητα χρησιμοποιώντας απλά μέσα.
Ανάλυση ADC (Ανάλυση ) είναι το αντίστροφο του μέγιστου αριθμού συνδυασμών κώδικα στην έξοδο ADC
(3.8).
Αυτή η παράμετρος καθορίζει το ελάχιστο επίπεδο σήματος εισόδου (σε σχέση με το σήμα πλήρους πλάτους) που μπορεί να αντιληφθεί το ADC.
Η ακρίβεια και η ανάλυση είναι δύο ανεξάρτητα χαρακτηριστικά. Η ανάλυση παίζει καθοριστικό ρόλο όταν είναι σημαντικό να παρέχεται ένα δεδομένο δυναμικό εύρος του σήματος εισόδου. Η ακρίβεια είναι κρίσιμη όταν είναι απαραίτητο να διατηρηθεί η ελεγχόμενη μεταβλητή σε ένα δεδομένο επίπεδο με μια σταθερή ακρίβεια.
Δυναμικό εύρος του ADC (DR - Dynamic Range ) είναι ο λόγος του μέγιστου αντιληπτού επιπέδου τάσης εισόδου προς το ελάχιστο, εκφρασμένος σε dB
(3.9).
Αυτή η παράμετρος καθορίζει τη μέγιστη ποσότητα πληροφοριών που μπορεί να μεταδώσει το ADC. Έτσι, για ένα ADC 12-bit DR =72 dB.
Τα χαρακτηριστικά των πραγματικών ADC διαφέρουν από τα χαρακτηριστικά των ιδανικών συσκευών λόγω των μη ιδανικών στοιχείων της πραγματικής συσκευής. Ας εξετάσουμε μερικές παραμέτρους που χαρακτηρίζουν τα πραγματικά ADC.
Αναλογία σήματος προς θόρυβο(SNR – Αναλογία σήματος προς θόρυβο ) είναι ο λόγος της τιμής rms του ημιτονοειδούς σήματος εισόδου προς την τιμή rms του θορύβου, ο οποίος ορίζεται ως το άθροισμα όλων των άλλων φασματικών στοιχείων μέχρι το ήμισυ της συχνότητας δειγματοληψίας, εξαιρουμένης της συνιστώσας DC. Για το τέλειοΝ -bit ADC που παράγει μόνο θόρυβο κβαντοποίησης SNR , που εκφράζεται σε ντεσιμπέλ, μπορεί να οριστεί ως
(3.10),
όπου ο Ν – Χωρητικότητα ADC. Έτσι, για ένα ιδανικό ADC 12 bit SNR =74 dB. Αυτή η τιμή είναι μεγαλύτερη από το δυναμικό εύρος του ίδιου ADC επειδή Το ελάχιστο επίπεδο του αντιληπτού σήματος πρέπει να είναι μεγαλύτερο από το επίπεδο θορύβου. Αυτός ο τύπος λαμβάνει υπόψη μόνο τον θόρυβο κβαντοποίησης και δεν λαμβάνει υπόψη άλλες πηγές θορύβου που υπάρχουν σε πραγματικούς ADC. Επομένως, οι αξίες SNR για πραγματικούς ADC είναι συνήθως χαμηλότερο από το ιδανικό. Τυπική αξία SNR για ένα πραγματικό ADC 12-bit είναι 68-70 dB.
Εάν το σήμα εισόδου έχει μικρότερη ταλάντευση U FSR , τότε ο τελευταίος τύπος πρέπει να προσαρμοστεί
(3.11),
όπου KOS είναι η εξασθένηση του σήματος εισόδου, εκφρασμένη σε dB. Έτσι, εάν το σήμα εισόδου ενός ADC 12-bit έχει πλάτος 10 φορές μικρότερο από το μισό της τάσης πλήρους κλίμακας, τότε KOS = -20 dB και SNR =74 dB – 20 dB = 54 dB.
Πραγματική αξία SNR μπορεί να χρησιμοποιηθεί για τον προσδιορισμό του ενεργού αριθμού των bit ADC( ENOB – Πραγματικός αριθμός bit ). Καθορίζεται από τον τύπο
(3.12).
Αυτός ο δείκτης μπορεί να χαρακτηρίσει την πραγματική αποφασιστική ικανότητα ενός πραγματικού ADC. Έτσι, ένα ADC 12-bit για το οποίο SNR =68 dB για ένα σήμα με KOS = -20 dB είναι στην πραγματικότητα 7-bit (ΕΝΟΒ =7,68). Τιμή ENOB εξαρτάται σε μεγάλο βαθμό από τη συχνότητα του σήματος εισόδου, δηλ. Η αποτελεσματική χωρητικότητα bit του ADC μειώνεται με την αύξηση της συχνότητας.
Συνολική αρμονική παραμόρφωση ( THD – Ολική Αρμονική Παραμόρφωση ) είναι ο λόγος του αθροίσματος των τιμών του μέσου τετραγώνου της ρίζας όλων των υψηλότερων αρμονικών προς την τιμή ρίζας του μέσου τετραγώνου της θεμελιώδους αρμονικής
(3.13),
όπου n συνήθως περιορίζεται στο επίπεδο 6 ή 9. Αυτή η παράμετρος χαρακτηρίζει το επίπεδο αρμονικής παραμόρφωσης του σήματος εξόδου ADC σε σύγκριση με την είσοδο. THD αυξάνεται με τη συχνότητα του σήματος εισόδου.
Πλήρης ζώνη συχνοτήτων ισχύος ( FPBW – Εύρος ζώνης πλήρους ισχύος ) είναι η μέγιστη συχνότητα κορυφής σε κορυφή του σήματος εισόδου στην οποία το πλάτος του ανακατασκευασμένου θεμελιώδους στοιχείου μειώνεται κατά όχι περισσότερο από 3 dB. Καθώς η συχνότητα του σήματος εισόδου αυξάνεται, τα αναλογικά κυκλώματα του ADC δεν έχουν πλέον χρόνο να επεξεργαστούν τις αλλαγές του με δεδομένη ακρίβεια, γεγονός που οδηγεί σε μείωση του συντελεστή μετατροπής ADC στις υψηλές συχνότητες.
Χρόνος τακτοποίησης (Ώρα τακτοποίησης ) είναι ο χρόνος που απαιτείται για να φτάσει το ADC την ονομαστική του ακρίβεια μετά την εφαρμογή ενός σήματος βήματος με πλάτος ίσο με το πλήρες εύρος του σήματος εισόδου στην είσοδό του. Αυτή η παράμετρος είναι περιορισμένη λόγω της πεπερασμένης ταχύτητας διαφόρων κόμβων ADC.
Λόγω διαφόρων τύπων σφαλμάτων, τα χαρακτηριστικά ενός πραγματικού ADC είναι μη γραμμικά. Εάν ένα σήμα του οποίου το φάσμα αποτελείται από δύο αρμονικές εφαρμόζεται στην είσοδο μιας συσκευής με μη γραμμικότητεςστ α και στ β , τότε στο φάσμα του σήματος εξόδου μιας τέτοιας συσκευής, εκτός από τις κύριες αρμονικές, θα υπάρχουν υποαρμονικές ενδοδιαμόρφωσης με συχνότητες, όπου m, n =1,2,3,... Υποαρμονικές δεύτερης τάξης είναι f a + f b , f a - f b , οι υποαρμονικές τρίτης τάξης είναι 2 f a + f b , 2 f a - f b , f a +2 f b , f a -2 f b . Εάν τα ημιτονοειδή εισόδου έχουν παρόμοιες συχνότητες, που βρίσκονται κοντά στο άνω άκρο της ζώνης διέλευσης, τότε οι υποαρμονικές δεύτερης τάξης απέχουν πολύ από τα ημιτονοειδή εισόδου και βρίσκονται στην περιοχή χαμηλότερης συχνότητας, ενώ οι υποαρμονικές τρίτης τάξης έχουν συχνότητες κοντά στην συχνότητες εισόδου.
Συντελεστής παραμόρφωσης ενδοδιαμόρφωσης (Διαμορφωτική παραμόρφωση ) είναι ο λόγος του αθροίσματος των τιμών ρίζας-μέσου τετραγώνου των υποαρμονικών ενδοδιαμόρφωσης ορισμένης τάξης προς το άθροισμα των τιμών ρίζας-μέσου τετραγώνου των θεμελιωδών αρμονικών, που εκφράζεται σε dB
(3.14).
Οποιαδήποτε μέθοδος μετατροπής αναλογικού σε ψηφιακό απαιτεί πεπερασμένο χρόνο για να ολοκληρωθεί. Κάτω από Χρόνος μετατροπής ADC (Χρόνος μετατροπής ) αναφέρεται στο χρονικό διάστημα από τη στιγμή που το αναλογικό σήμα φτάνει στην είσοδο ADC μέχρι να εμφανιστεί ο αντίστοιχος κωδικός εξόδου. Εάν το σήμα εισόδου του ADC αλλάζει με την πάροδο του χρόνου, τότε ο πεπερασμένος χρόνος μετατροπής του ADC οδηγεί στην εμφάνιση του λεγόμενου. σφάλμα διαφράγματος(Εικ. 3.10).
 |
Το σήμα έναρξης μετατροπής φτάνει τη στιγμή t 0 , και ο κωδικός εξόδου εμφανίζεται αυτή τη στιγμή t 1 . Κατά τη διάρκεια αυτής της περιόδου, το σήμα εισόδου κατάφερε να αλλάξει κατά την ποσότηταρε U . Προκύπτει αβεβαιότητα: ποιο επίπεδο της τιμής του σήματος εισόδου βρίσκεται στην περιοχή U 0 – U 0 + ρε U αντιστοιχεί σε αυτόν τον κωδικό εξόδου. Για να διατηρηθεί η ακρίβεια μετατροπής στο επίπεδο της ενότητας του λιγότερο σημαντικού bit, είναι απαραίτητο κατά τη διάρκεια του χρόνου μετατροπής η αλλαγή στην τιμή του σήματος στην είσοδο του ADC να μην υπερβαίνει την τιμή ενός από τα ελάχιστα σημαντικό κομμάτι
(3.15).
Η αλλαγή στο επίπεδο σήματος κατά τη μετατροπή μπορεί να υπολογιστεί περίπου ως
(3.16),
όπου Uin – Τάση εισόδου ADC, Tc – χρόνος μετατροπής. Αντικαθιστώντας το (3.16) στο (3.15) παίρνουμε
(3.17).
Εάν η είσοδος είναι ένα ημιτονοειδές σήμα με συχνότηταφά
(3.18),
τότε η παράγωγός του θα είναι ίση
(3.19).
Λαμβάνει τη μέγιστη τιμή του όταν το συνημίτονο είναι ίσο με 1. Αντικαθιστώντας το (3,9) με το (3,7) έχοντας αυτό κατά νου, παίρνουμε
, ή
(3.20)
Ο πεπερασμένος χρόνος μετατροπής του ADC οδηγεί στην απαίτηση περιορισμού του ρυθμού μεταβολής του σήματος εισόδου. Για να μειωθεί το σφάλμα διαφράγματος κ.λπ. για να αποδυναμωθεί ο περιορισμός στον ρυθμό μεταβολής του σήματος εισόδου ADC στην είσοδο του μετατροπέα, το λεγόμενο "συσκευή αποθήκευσης δειγμάτων" (SSD) (Μονάδα διαδρομής/αναμονής ). Ένα απλοποιημένο διάγραμμα της UVH φαίνεται στο Σχ. 3.11.
 |
Αυτή η συσκευή έχει δύο τρόπους λειτουργίας: λειτουργία δειγματοληψίας και λειτουργία μανδάλωσης. Η λειτουργία δειγματοληψίας αντιστοιχεί στην κλειστή κατάσταση του κλειδιού S.W. . Σε αυτή τη λειτουργία, η τάση εξόδου του UVH επαναλαμβάνει την τάση εισόδου του. Η λειτουργία μανδάλωσης ενεργοποιείται με μια εντολή από το κλειδί ανοίγματος S.W. . Σε αυτήν την περίπτωση, η σύνδεση μεταξύ της εισόδου και της εξόδου του UVH διακόπτεται και το σήμα εξόδου διατηρείται σε σταθερό επίπεδο που αντιστοιχεί στο επίπεδο του σήματος εισόδου τη στιγμή που λαμβάνεται η εντολή στερέωσης λόγω του φορτίου που συσσωρεύεται στο πυκνωτής. Έτσι, εάν δοθεί μια εντολή αναμονής αμέσως πριν από την έναρξη της μετατροπής ADC, το σήμα εξόδου του UVH θα διατηρείται σε σταθερό επίπεδο καθ' όλη τη διάρκεια του χρόνου μετατροπής. Αφού ολοκληρωθεί η μετατροπή, η υπεριώδης ακτινοβολία μεταβαίνει ξανά σε λειτουργία δειγματοληψίας. Η λειτουργία μιας πραγματικής UVH είναι κάπως διαφορετική από την ιδανική περίπτωση που περιγράφηκε (Εικ. 3.12).
 |
(3.21),
όπου στ – συχνότητα του σήματος εισόδου,τ Α – τιμή αβεβαιότητας διαφράγματος.
Στα πραγματικά UVH, το σήμα εξόδου δεν μπορεί να παραμείνει απολύτως αμετάβλητο κατά τη διάρκεια ενός πεπερασμένου χρόνου μετατροπής. Ο πυκνωτής θα εκφορτιστεί σταδιακά από το μικρό ρεύμα εισόδου του buffer εξόδου. Για να διατηρηθεί η απαιτούμενη ακρίβεια, είναι απαραίτητο κατά τη μετατροπή η φόρτιση του πυκνωτή να μην μεταβάλλεται περισσότερο από 0,5 U LSB.
Μετατροπείς ψηφιακού σε αναλογικό συνήθως εγκαθίστανται στην έξοδο ενός συστήματος μικροεπεξεργαστή για να μετατρέψουν τους κωδικούς εξόδου του σε αναλογικό σήμα που παρέχεται σε ένα αντικείμενο συνεχούς ελέγχου. Το ιδανικό στατικό χαρακτηριστικό ενός DAC 3 bit φαίνεται στο Σχ. 3.13.
 |
Χαρακτηριστική αφετηρία ορίζεται ως το σημείο που αντιστοιχεί στον πρώτο (μηδενικό) κωδικό εισόδου U 00…0 . Χαρακτηριστικό τελικού σημείουορίζεται ως το σημείο που αντιστοιχεί στον τελευταίο κωδικό εισόδου U 11…1 . Οι ορισμοί του εύρους τάσης εξόδου, του λιγότερο σημαντικού bit της μονάδας κβαντισμού, του μηδενικού σφάλματος μετατόπισης και του σφάλματος του συντελεστή μετατροπής είναι παρόμοιοι με τα αντίστοιχα χαρακτηριστικά του ADC.
Από την άποψη της δομικής οργάνωσης, τα DAC έχουν πολύ μικρότερη ποικιλία επιλογών για την κατασκευή ενός μετατροπέα. Η κύρια δομή του DAC είναι το λεγόμενο. "αλυσίδα R -2 R διάγραμμα» (Εικ. 3.14).
Είναι εύκολο να δείξουμε ότι το ρεύμα εισόδου του κυκλώματος είναι I in = U REF / R , και τα ρεύματα των διαδοχικών κρίκων της αλυσίδας είναι αντίστοιχαεγώ σε /2, εγώ σε /4, εγώ μέσα /8, κ.λπ. Για να μετατρέψετε τον ψηφιακό κωδικό εισόδου σε ρεύμα εξόδου, αρκεί να συλλέξετε όλα τα ρεύματα των βραχιόνων που αντιστοιχούν σε αυτά του κωδικού εισόδου στο σημείο εξόδου του μετατροπέα (Εικ. 3.15).
 |
Εάν ένας λειτουργικός ενισχυτής είναι συνδεδεμένος στο σημείο εξόδου του μετατροπέα, τότε η τάση εξόδου μπορεί να προσδιοριστεί ως
(3.22),
όπου ο Κ – εισαγωγή ψηφιακού κωδικού,Ν – Βάθος bit DAC.
Όλα τα υπάρχοντα DAC χωρίζονται σε δύο μεγάλες ομάδες: DAC με έξοδο ρεύματος και DAC με έξοδο τάσης. Η διαφορά μεταξύ τους έγκειται στην απουσία ή την παρουσία ενός τελικού σταδίου σε έναν λειτουργικό ενισχυτή στο τσιπ DAC. Οι DAC με έξοδο τάσης είναι πιο ολοκληρωμένες συσκευές και απαιτούν λιγότερα πρόσθετα εξαρτήματα για να λειτουργήσουν. Ωστόσο, το τελικό στάδιο, μαζί με τις παραμέτρους του δασικού κυκλώματος, καθορίζει τις παραμέτρους δυναμικής και ακρίβειας του DAC. Η εφαρμογή ενός ακριβούς, υψηλής ταχύτητας λειτουργικού ενισχυτή στο ίδιο τσιπ με ένα DAC είναι συχνά δύσκολη. Επομένως, τα περισσότερα DAC υψηλής ταχύτητας έχουν έξοδο ρεύματος.
Διαφορική μη γραμμικότηταγια ένα DAC ορίζεται ως η απόκλιση της απόστασης μεταξύ δύο γειτονικών επιπέδων του αναλογικού σήματος εξόδου από την ιδανική τιμή U LSB . Μια μεγάλη τιμή διαφορικής μη γραμμικότητας μπορεί να προκαλέσει το DAC να γίνει μη μονοτονικό. Αυτό σημαίνει ότι μια αύξηση στον ψηφιακό κωδικό θα οδηγήσει σε μείωση του σήματος εξόδου σε κάποιο τμήμα του χαρακτηριστικού (Εικ. 3.16). Αυτό μπορεί να οδηγήσει σε ανεπιθύμητη παραγωγή στο σύστημα.
 |
Ολοκληρωμένη μη γραμμικότητα για ένα DAC, που ορίζεται ως η μεγαλύτερη απόκλιση της στάθμης του αναλογικού σήματος εξόδου από μια ευθεία γραμμή που χαράσσεται μέσω των σημείων που αντιστοιχούν στον πρώτο και τον τελευταίο κωδικό μετά την προσαρμογή τους.
Χρόνος τακτοποίησηςΤο DAC ορίζεται ως ο χρόνος κατά τον οποίο το σήμα εξόδου DAC θα δημιουργηθεί σε ένα δεδομένο επίπεδο με σφάλμα όχι μεγαλύτερο από 0,5 U LSB αφού ο κωδικός εισόδου έχει αλλάξει από την τιμή 00...0 στην τιμή 11...1. Εάν το DAC έχει καταχωρητές εισόδου, τότε ένα ορισμένο μέρος του χρόνου καθίζησης οφείλεται στη σταθερή καθυστέρηση στη διέλευση των ψηφιακών σημάτων και μόνο το υπόλοιπο μέρος οφείλεται στην αδράνεια του ίδιου του κυκλώματος DAC. Επομένως, ο χρόνος καθίζησης συνήθως μετριέται όχι από τη στιγμή που φθάνει ένας νέος κωδικός στην είσοδο DAC, αλλά από τη στιγμή που το σήμα εξόδου αρχίζει να αλλάζει, που αντιστοιχεί στον νέο κωδικό, έως ότου καθοριστεί με ακρίβεια το σήμα εξόδου 0,5U LSB (Εικ. 3.17).
 |
Σε αυτήν την περίπτωση, ο χρόνος καθίζησης καθορίζει τη μέγιστη συχνότητα δειγματοληψίας του DAC
(3.23),
όπου t S – χρόνος εγκατάστασης.
Τα ψηφιακά κυκλώματα εισόδου του DAC έχουν πεπερασμένη ταχύτητα. Επιπλέον, η ταχύτητα διάδοσης των σημάτων που αντιστοιχούν σε διαφορετικά bits του κωδικού εισόδου δεν είναι η ίδια λόγω της διακύμανσης των παραμέτρων των στοιχείων και των χαρακτηριστικών του κυκλώματος. Ως αποτέλεσμα αυτού, οι βραχίονες του κυκλώματος σκάλας DAC δεν αλλάζουν συγχρόνως όταν φθάνει ένας νέος κωδικός, αλλά με κάποια καθυστέρηση μεταξύ τους. Αυτό οδηγεί στο γεγονός ότι στο διάγραμμα της τάσης εξόδου του DAC, κατά τη μετάβαση από μια τιμή σταθερής κατάστασης στην άλλη, παρατηρούνται υπερτάσεις διαφόρων πλάτους και κατευθύνσεων (Εικ. 3.18).
 |
 |
Σύμφωνα με τον αλγόριθμο λειτουργίας, το DAC είναι ένας παρεκβολέας μηδενικής τάξης, η απόκριση συχνότητας του οποίου μπορεί να αναπαρασταθεί από την έκφραση
(3.24),
Οπου wμικρό - συχνότητα δειγματοληψίας. Η απόκριση πλάτους-συχνότητας του DAC φαίνεται στο Σχ. 3.20.
 |
Όπως φαίνεται, σε συχνότητα 0,5wμικρό το ανακατασκευασμένο σήμα εξασθενεί κατά 3,92 dB σε σύγκριση με τα στοιχεία χαμηλής συχνότητας του σήματος. Έτσι, υπάρχει μια μικρή παραμόρφωση του φάσματος του ανακατασκευασμένου σήματος. Στις περισσότερες περιπτώσεις, αυτή η μικρή παραμόρφωση δεν επηρεάζει σημαντικά την απόδοση του συστήματος. Ωστόσο, σε περιπτώσεις όπου απαιτείται αυξημένη γραμμικότητα των φασματικών χαρακτηριστικών του συστήματος (για παράδειγμα, σε συστήματα επεξεργασίας ήχου), για την ισοπέδωση του προκύπτοντος φάσματος στην έξοδο DAC, είναι απαραίτητο να εγκαταστήσετε ένα ειδικό φίλτρο αποκατάστασης με απόκριση συχνότητας ίση με ο τύπος x/sin(x).
Τα αναλογικά σήματα χαρακτηρίζονται από πολλές τεχνικές παραμέτρους, μία από τις οποίες είναι: Για παράδειγμα, το ανθρώπινο αυτί ακούει σήματα με συχνότητα από 1 έως 22 kHz και το ορατό φως περιέχει συχνότητες που μετρώνται σε δισεκατομμύρια Hertz. Ένα παράδειγμα εγγραφής αναλογικού σήματος είναι ένας δίσκος γραμμοφώνου. Οι φωτογραφίες, πρώτα ασπρόμαυρες και μετά έγχρωμες, αποτελούν επίσης παράδειγμα εγγραφής αναλογικού σήματος.
Αξίζει σχεδόν πάντα να πούμε λίγα λόγια για αυτό στη συνέχεια, έτσι ώστε η εργασία που εξετάζουμε να επιλυθεί είναι πιο ξεκάθαρη.
Το ADC μετατρέπεται σε ψηφιακό. Συνήθως, ο αριθμός που αντιστοιχεί στο μέγεθος του σήματος τη στιγμή της μέτρησής του αναπαρίσταται σε δυαδικό κώδικα. Κάθε μέτρηση εκτελείται σε μια συγκεκριμένη συχνότητα, που ονομάζεται συχνότητα κβαντοποίησης.
Η ελάχιστη συχνότητα κβαντισμού που διασφαλίζει την ανακατασκευή σήματος χωρίς παραμόρφωση είναι θεωρητικά δικαιολογημένη. Αυτό το σήμα είναι χωρίς παραμόρφωση και θα πρέπει να αποκατασταθεί στην έξοδο του μετατροπέα ψηφιακού σε αναλογικό. Η συχνότητα κβαντισμού πρέπει να είναι τουλάχιστον δύο μέγιστες συχνότητες του μετατρεπόμενου σήματος. Για παράδειγμα, για μη παραμορφωμένη μετατροπή ενός ηχητικού σήματος, αρκεί μια συχνότητα κβαντισμού 44 kHz.
Τώρα είναι σαφές ότι έχει μια ακολουθία δυαδικών κωδικών στην είσοδο, τους οποίους πρέπει να μετατρέψει στο αντίστοιχο αναλογικό σήμα.
Η λειτουργική αξιοπιστία και η διάρκεια ζωής περιλαμβάνονται επίσης στους δείκτες, αλλά αυτές οι παράμετροι δεν εξαρτώνται από την αρχή λειτουργίας του DAC, αλλά από τη βάση του στοιχείου και την ποιότητα κατασκευής. Ανεξάρτητα από την αρχή της μετατροπής, οι μετατροπείς ψηφιακού σε αναλογικό διακρίνονται από χαρακτηριστικά όπως το δυναμικό εύρος, η ακρίβεια μετατροπής και ο χρονισμός.
Το δυναμικό εύρος προσδιορίζεται για την είσοδο και την έξοδο του DAC ως ο λόγος της μέγιστης τιμής στην είσοδο (έξοδο) προς την ελάχιστη τιμή εισόδου (εξόδου).
Μία από τις χρονικές παραμέτρους είναι το αντίστροφο της συχνότητας κβαντισμού, που ονομάζεται περίοδος κβαντοποίησης. Είναι σαφές ότι για ένα DAC αυτή η τιμή ορίζεται από το ADC με το οποίο μετατράπηκε το σήμα.
Η κύρια ποσότητα που χαρακτηρίζει την απόδοση του DAC είναι ο χρόνος μετατροπής. Εδώ πρέπει να επιλέξετε: μεγαλύτερος χρόνος μετατροπής σημαίνει πιο ακριβές DAC, αλλά η ταχύτητά του είναι χαμηλότερη και το αντίστροφο.
Ας δούμε μερικές αρχές της μετατροπής ψηφιακού σε αναλογικό χωρίς να δίνουμε τύπους και διαγράμματα. Υπάρχουν δύο αρχές μετατροπής - η διαδοχική και η παράλληλη.
Ο μετατροπέας ψηφιακού σε αναλογικό μετατρέπει την ακολουθία ψηφιακών κωδικών στην είσοδο σε μια ακολουθία ορθογώνιων παλμών στην έξοδο. Το πλάτος του παλμού και το επόμενο διάστημα μέχρι τον επόμενο παλμό καθορίζονται ανάλογα με την τιμή του εισερχόμενου δυαδικού κώδικα. Κατά συνέπεια, στην έξοδο του φίλτρου χαμηλής διέλευσης, λαμβάνεται ένα αναλογικό σήμα από παλμούς που φτάνουν στην είσοδο με μεταβλητή περίοδο.
Η παράλληλη μετατροπή πραγματοποιείται, για παράδειγμα, χρησιμοποιώντας αντιστάσεις συνδεδεμένες παράλληλα με μια σταθερή πηγή ισχύος. Ο αριθμός των αντιστάσεων είναι ίσος με το βάθος bit του κώδικα που φτάνει στην είσοδο. Η τιμή αντίστασης στην κατηγορία υψηλής τάξης είναι 2 φορές μικρότερη από την προηγούμενη κατηγορία χαμηλής τάξης. Υπάρχει ένα κλειδί στο κύκλωμα κάθε αντίστασης. Ο κωδικός εισόδου ελέγχει τα πλήκτρα - όπου είναι 1, το ρεύμα ρέει. Κατά συνέπεια, στα κυκλώματα το ρεύμα θα προσδιορίζεται από το βάρος της εκφόρτισης και ο μετατροπέας ψηφιακού σε αναλογικό στην έξοδο έχει συνολικό ρεύμα που θα αντιστοιχεί στον καταγεγραμμένο δυαδικό κώδικα.